



## دانشگاه صنعتی شریف

دانشکده مهندسی برق

پایان نامه دکتری

گرایش الکترونیک

عنوان:

طراحی و ساخت مبدل آنالوگ به دیجیتال ولتاژ پایین کم  
صرف با روش فولدینگ

نگارش:

حمید موحدیان عطار

استاد راهنما:

دکتر مهرداد شریف بختیار

۱۳۸۶ دی

## چکیده

مبدل های آنالوگ به دیجیتال<sup>۱</sup> سریع با ولتاژ تغذیه و توان پایین امروزه از عناصر کلیدی سیستمهای پردازشی و مخابراتی به شمار می روند. کاربرد روز افزون دستگاههای الکترونیکی که با باتری کار می کنند، مسئله ولتاژ تغذیه و بخصوص توان مصرفی را از اهمیت ویژه ای برخوردار ساخته است.

مبدل های فولدینگ<sup>۲</sup> به عنوان مبدل های موازی که می توان گفت نزدیک ترین ساختار به مبدل های فلاش<sup>۳</sup> محسوب می شوند، کارآیی خود را از نظر قابلیت رسیدن به سرعت های بالا و تاخیر کم در قدرت تفکیک های ۸ تا ۱۰ بیت به اثبات رسانده اند.

هدف از این پژوهش دستیابی به روشهای عملی برای کاهش توان و ولتاژ تغذیه مبدل های فولدینگ با حفظ و حتی بهبود دیگر مشخصات مبدل است. این هدف از طریق ارائه یک ساختار جدید برای طبقه فولدینگ که به افزایش محدوده ورودی قابل استفاده منجر می شود، دنبال شده است.

---

<sup>1</sup> Analog to Digital Converter (ADC)

<sup>2</sup> Folding ADC

<sup>3</sup> Flash ADC

این ساختار جدید بصورت همزمان از زوج های تفاضلی با ترانزیستورهای NMOS و PMOS برای فولد کردن<sup>۱</sup> سیگنال ورودی استفاده می کند و با استفاده از یک روش ابداعی مشخصه دو گروه فولدر ها<sup>۲</sup> را با یکدیگر هماهنگ می سازد. با طراحی یک مدار نمونه برداری<sup>۳</sup> حلقه باز که در آن ابداعاتی برای کاهش اثرات غیرخطی و افزایش سرعت بدون نیاز به مصرف توان اضافی به کار گرفته شده است، گام دیگری در جهت رسیدن به هدف پژوهش برداشته شده است.

مدار مقایسه کننده<sup>۴</sup> که برای این مبدل طراحی شده مدار جدیدی است که نسبت به نمونه های موجود مزایای قابل توجهی از جمله حساسیت کم به اختلاف خازن پارازیتیک دو مسیر و توان نسبتاً کم را از خود نشان می دهد.

ارائه یک روش جدید برای کالیبراسیون مبدل آنالوگ به دیجیتال فولدینگ و تصحیح خطاهای ناشی از عدم تطابق<sup>۵</sup> بدون نیاز به مصرف توان بخش دیگری از این پژوهش است که تاثیر اساسی در بهبود رفتار استاتیک و دینامیک مبدل دارد. این روش جدید برپایه ایجاد یک افست قابل برنامه ریزی در ورودی مدارهای فولدکننده استوار است.

پس از آنکه با انجام شبیه سازی های متعدد از کارآیی روش های ارائه شده اطمینان حاصل شد، دو تراشه مبدل طراحی و برای ساخت با تکنولوژی ۰/۱۸ میکرون به شرکت سازنده ارسال شد. یکی از این تراشه ها بدون امکان کالیبراسیون و دیگری دارای امکان کالیبراسیون است.

---

<sup>1</sup> folding

<sup>2</sup> folders

<sup>3</sup> Track and Hold

<sup>4</sup> Comparator

<sup>5</sup> mismatch

تمام بلوک های طراحی و ساخته شده با موفقیت آزمایش شد و در نهایت برای مبدل بدون

کالیبراسیون میزان خطای  $INL$  اندازه گیری شده کمتر از  $55^{LSB}/0$  و خطای  $DNL$  اندازه گیری

شده کمتر از  $4^{LSB}/0$  بدست آمد. این مبدل تا فرکانس نمونه برداری  $MS/sec^{100}$  آزمایش شده و

اندازه گیری شده برای ورودی  $2^{MHz}dB^5$  مقدار  $(4 \text{ معادل } 7/2 \text{ بیت})$  است. ولتاژ تغذیه

مبدل  $1/5$  ولت ( $20$  درصد کمتر از ولتاژ نامی تکنولوژی  $18/0$  میکرون) است و این ولتاژ تا

$1/2$  ولت می تواند کاهش داده شود.

توان مصرفی مبدل با تغذیه  $1/5$  ولت کمتر از  $43$  میلی وات و با تغذیه  $1/2$  ولت  $30$  میلی وات

است که به مراتب پایین تراز مدارات مشابه است. با استفاده از امکان کالیبراسیون می توان

خطای  $INL$  را تا  $0.3^{LSB}/0$  کاهش داد و به علت کاهش اندازه ترانزیستورهای ورودی در

این حالت، فرکانس نمونه برداری تا بیش از  $2$  برابر قابل افزایش است.

## فهرست مطالب

۱	فصل ۱ مقدمه و تعاریف.....
۱	۱-۱ مقدمه.....
۳	۲-۱ روش‌های متداول تبدیل سیگنال آنالوگ به دیجیتال.....
۳	۱-۲-۱ مبدل فلاش.....
۴	۲-۲-۱ مبدل دو مرحله ای:.....
۴	۳-۲-۱ مبدل فولدینگ:.....
۵	۴-۲-۱ مبدل پایپ لاین:.....
۶	۳-۱ روابط حاکم بر تبدیل سیگنال آنالوگ به دیجیتال و خطاهای موجود.....
۱۰	۴-۱ مسئله توان ...
۱۱	۵-۱ اهداف طراحی .....
۱۳	فصل ۲ بررسی ساختاری مبدل های آنالوگ به دیجیتال موازی.....
۱۳	۱-۲ مقدمه.....
۱۴	۲-۲ تعریف مبدل موازی.....
۱۶	۳-۲ مدل کلی مبدل موازی.....
۱۸	۴-۲ ساختارهای متداول.....
۲۱	۵-۲ حساسیت به خطاهای.....
۲۷	۶-۲ ساختارهای دیگر .....
۳۴	۷-۲ مقایسه ساختارها.....
۳۶	فصل ۳ مبدل آنالوگ به دیجیتال فولدینگ با درون یابی .....
۳۶	۱-۳ مقدمه .....
۳۷	۲-۳ مفهوم فولدینگ .....
۴۰	۳-۳ پیاده سازی مشخصه فولدینگ .....
۴۰	۱-۳-۳ پیاده سازی مشخصه فولدینگ ایده آل .....
۴۳	۲-۳-۳ پیاده سازی مشخصه فولدینگ غیر ایده آل .....
۴۶	۴-۳ درون یابی .....
۴۷	۲-۴-۳ درون یابی ولتاژی.....
۴۹	۳-۴-۳ درون یابی جریانی.....
۴۹	۵-۳ دکودر دیجیتال.....
۵۱	۶-۳ کاهش توان در مبدل فولدینگ.....

۵۵	۲-۶-۳ روش های موجود برای افزایش محدوده ورودی
۵۷	۳-۶-۳ روش پیشنهادی برای افزایش دامنه ورودی
۵۹	۴-۶-۳ تنظیم مشخصه های PMOS و NMOS
۶۴	۷-۳ انتخاب جزئیات ساختار مبدل فولدینگ
۶۷	<b>فصل ۴ پیاده سازی سیستمی و مدل سازی رفتاری</b>
۶۸	۱-۴ مدل رفتاری مبدل فولدینگ
۷۰	۲-۱-۴ پیش تقویت کننده
۷۲	۳-۱-۴ تقویت کننده فولدینگ
۷۴	۴-۱-۴ شبکه متوسط گیری
۷۶	۵-۱-۴ شبکه درون یابی
۷۷	۶-۱-۴ مقایسه کننده
۷۸	۷-۱-۴ مبدل درشت گام
۸۰	۲-۴ شبیه سازی رفتاری و نتایج آن
۸۰	۱-۲-۴ شبیه سازی رفتار استاتیک
۸۰	۴-۱-۲-۱ تأثیر عملکرد مدار جبران روی خطای استاتیک خروجی
۸۲	۴-۱-۲-۲ اطمینان از صحت عملکرد مدار جبران
۸۳	۴-۱-۲-۳ تأثیر عوامل مختلف خطای استاتیک خروجی
۸۶	۴-۱-۲-۴ تأثیر متوسط گیری در کاهش خطای
۸۸	۴-۲-۲-۴ شبیه سازی رفتار دینامیک
۹۵	<b>فصل ۵ طراحی مدار در سطح ترانزیستور</b>
۹۵	۱-۵ مقدمه
۹۷	۲-۵ مدار نمونه برداری
۹۷	۱-۲-۵ بررسی مدارهای نمونه برداری
۱۰۱	۲-۲-۵ بررسی خازن ورودی مبدل فولدینگ
۱۰۵	۳-۲-۵ طراحی مدار نمونه برداری
۱۱۹	۳-۵ پیش تقویت کننده
۱۲۱	۴-۵ تقویت کننده فولدینگ
۱۲۳	۵-۵ منابع جریان ثابت
۱۲۶	۶-۵ بارهای خروجی و شبکه درون یابی
۱۲۸	۷-۵ مدار تنظیم مشخصه پیش تقویت کننده های PMOS و NMOS
۱۳۰	۸-۵ سوئیچ متعادل کننده خروجی
۱۳۳	۹-۵ نردنیان مقاومتی

۱۳۷	۱۰-۵ مقایسه گر.....
۱۳۷	۱-۱۰-۵ بررسی مقایسه‌گرهای دینامیک.....
۱۳۹	۲-۱۰-۵ تحلیل افست دینامیک مقایسه گر.....
۱۴۷	۳-۱۰-۵ مقایسه گر با افست دینامیک پایین.....
۱۴۹	۱۱-۵ مقایسه گرهای مبدل درشت گام.....
۱۵۰	۱۲-۵ مدارهای منطقی دیجیتال.....
۱۵۳	۱۳-۵ مدارات درایور پالس‌های ساعت.....
۱۵۶	۱۴-۵ شبیه سازی‌های دینامیک مداری.....
۱۶۰	<b>فصل ۶ پیاده سازی، ساخت و آزمون.....</b>
۱۶۰	۱-۶ طراحی لی اوت.....
۱۶۱	۱-۱-۶ طراحی نقشه قرارگیری اجزا.....
۱۶۲	۲-۱-۶ سلول های فولدینگ.....
۱۶۴	۳-۱-۶ منابع جریان ثابت.....
۱۶۵	۴-۱-۶ نردبان مقاومتی.....
۱۶۶	۵-۱-۶ مقایسه گر.....
۱۶۷	۶-۱-۶ مدار بایاس.....
۱۶۷	۷-۱-۶ سایر بخش‌ها.....
۱۶۸	۲-۶ استراتژی چیپ.....
۱۷۰	۱-۲-۶ بررسی بلوكهای مختلف مبدل از دید استراتژی چیپ.....
۱۷۰	۱-۱-۲-۶ مدار نمونه برداری.....
۱۷۰	۲-۱-۲-۶ نردبان مقاومتی.....
۱۷۱	۳-۱-۲-۶ مدار بایاس.....
۱۷۱	۴-۱-۲-۶ مدار تنظیم خودکار بهره.....
۱۷۲	۵-۱-۲-۶ بلوك فولدینگ.....
۱۷۶	۶-۱-۲-۶ مدار مبدل درشت گام.....
۱۷۶	۷-۱-۲-۶ مقایسه گر ها و دکودر دیجیتال.....
۱۷۷	۲-۲-۶ تعیین پین های ورودی و خروجی.....
۱۸۰	۳-۶ بررسی تاثیر پکیج روی عملکرد مبدل طراحی شده.....
۱۸۰	۱-۳-۶ مدل پکیج:.....
۱۸۱	۲-۳-۶ منابع ایجاد اغتشاش.....
۱۸۳	۳-۳-۶ مدارهای حساس به اغتشاش.....
۱۸۴	۴-۳-۶ نحوه القای اغتشاش و راههای کاهش آن.....
۱۸۹	۴-۶ آزمون.....

۱۹۰	۶-۴-۱ طراحی مدار آزمون.....
۱۹۶	۶-۴-۲ نتایج اندازه گیری .....
۱۹۶	۶-۴-۲-۱ اندازه گیری و لتاژهای بایاس .....
۱۹۷	۶-۴-۲-۲ اندازه گیری منحنی مشخصه فولدینگ.....
۱۹۸	۶-۴-۳-۲ اندازه گیری مشخصه استاتیک در فرکانس پایین.....
۲۰۲	۶-۴-۴-۲ اندازه گیری مشخصات دینامیک در فرکانس پایین.....
۲۰۳	۶-۴-۵-۲ اندازه گیری مشخصات دینامیک در فرکانس بالا .....
۲۰۶	۶-۴-۶ بررسی اثر کاهش لتاژ تغذیه بر عملکرد مبدل.....
۲۰۷	<b>فصل ۷ کالیبراسیون.....</b>
۲۰۷	۱-۷ مقدمه .....
۲۰۹	۲-۷ تاثیر عدم تطابق روی مبدل فولدینگ.....
۲۱۱	۳-۷ راه حل ارا ئه شده برای حذف خطای ناشی از عدم تطابق.....
۲۱۳	۴-۷ آلگوریتم حذف خطای ناشی از عدم تطابق.....
۲۱۶	۵-۷ پیاده سازی مداری مبدل فولدینگ با استفاده از کالیبراسیون .....
۲۲۲	۶-۷ نتایج شبیه سازی مداری مبدل با امکان کالیبراسیون.....
۲۲۶	۷-۷ ساخت و آزمایش مبدل با کالیبراسیون.....
۲۲۶	۱-۷-۷ طراحی لی اوت.....
۲۲۸	۲-۷-۷ آزمون .....
۲۲۸	۱-۲-۷-۷ بررسی دقت نردنی مقاومتی .....
۲۳۱	۲-۲-۷-۷ بررسی عملکرد مدار کالیبراسیون.....
۲۳۳	۳-۲-۷-۷ اندازه گیری خطای استاتیک .....
۲۳۹	۴-۲-۷-۷ اندازه گیری پاسخ دینامیک.....
۲۴۰	<b>فصل ۸ جمع‌بندی و کارهای آینده .....</b>
۲۴۰	۱-۸ جمع‌بندی .....
۲۴۴	۲-۸ کارهای آینده .....
۲۴۶	<b>مراجع.....</b>

## فهرست اشکال

۲	..... شکل ۱-۱ مقایسه بازار مصرف الکترونیک به تفکیک نوع محصول
۳	..... شکل ۲-۱ مبدل فلاش
۴	..... شکل ۳-۱ مبدل دو مرحله ای
۵	..... شکل ۴-۱ آ) مبدل فولدینگ ب) مشخصه یک فولدینگ (ضریب فولدینگ برابر ۸)
۶	..... شکل ۵-۱ مبدل پایپ لاین
۷	..... شکل ۶-۱ مشخصه ایده آل یک مبدل آنالوگ به دیجیتال سه بیتی و خطای کوانتیزاسیون
۱۵	..... شکل ۱-۲ آ و ب: مشخصه گره خطی اشباع شونده پ یک گره غیرخطی اشباع شونده با مرجع b
۱۵	..... شکل ۲-۲ نمایش یک مبدل موازی
۱۷	..... شکل ۳-۲ مدل کلی یک مبدل موازی
۱۸	..... شکل ۴-۲ مبدل فلاش ۳ بیتی
۱۹	..... شکل ۵-۲ مبدل ۳ بیتی با ضریب درون یابی ۴
۲۰	..... شکل ۶-۲ مبدل فولدینگ ۳ بیتی (۱) بیت از مبدل ریزگام و ۲ بیت از مبدل درشت گام)
۲۱	..... شکل ۷-۲ ساختن سیگنال فولدینگ با ساختار شبیه یکسان
۲۵	..... شکل ۸-۲ مبدل فولدینگ ایده آل
۲۸	..... شکل ۹-۲ ساختار مرجع - یکسان
۲۹	..... شکل ۱۰-۲ ساختن مشخصه فولدینگ با استفاده از مشخصه بایاس یکسان
۳۱	..... شکل ۱۱-۲ ساختار یکسان با حداقل مقایسه کننده
۳۲	..... شکل ۱۲-۲ یک ساختار مبدل موازی آ) نحوه استخراج بیت پایین در حالت کلی ب) مبدل سه بیتی کامل
۳۷	..... شکل ۱-۳ آ) بلوک دیاگرام مبدل دو مرحله ای ب) شکل سیگنال باقیمانده
۳۸	..... شکل ۲-۳ بلوک دیاگرام یک مبدل فولدینگ
۳۹	..... شکل ۳-۳ مثالی از یک مبدل پنج بیتی
۴۰	..... شکل ۴-۳ آ) مشخصه دندانه اره ای ب) مشخصه مثلثی
۴۱	..... شکل ۵-۳ پیاده سازی مشخصه فولدینگ با دیود و ترانزیستور
۴۲	..... شکل ۶-۳ ساختن مشخصه خطی اشباع شونده با سیگنال های جریانی
۴۴	..... شکل ۷-۳ یک بلوک فولدینگ عملی با مشخصه غیرایده آل
۴۵	..... شکل ۸-۳ خروجی بلوک های فولدینگ موازی
۴۶	..... شکل ۹-۳ اصول روش درون یابی
۴۸	..... شکل ۱۰-۳ درون یابی ولتاژی
۴۹	..... شکل ۱۱-۳ درون یابی جریانی
۵۰	..... شکل ۱۲-۳ آرایش دکودر دیجیتال
۵۶	..... شکل ۱۳-۳ محدودیت محدوده ورودی
۵۶	..... شکل ۱۴-۳ ساختن سیگنال ورودی دیفرانسیل

۵۷	..... شکل ۱۵-۳ پیش تقویت کننده شبه تفاضلی
۵۸	..... شکل ۱۶-۳ ساختار پیشنهادی برای افزایش دامنه ورودی مبدل فولیدینگ
۵۸	..... شکل ۱۷-۳ تغییر جهت جریان با استفاده از آ) آئینه جریان ب) کم کردن از جریان ثابت
۶۰	..... شکل ۱۸-۳ تفاوت در مشخصه های NMOS و PMOS
۶۲	..... شکل ۱۹-۳ مدار جبران خطای ناشی از یکسان نبودن مشخصه ها با جابجا کردن ولتاژ های مرجع
۶۴	..... شکل ۲۰-۳ مدار جبران خطای ناشی از یکسان نبودن مشخصه ها با تغییر بهره پیش تقویت کننده
۶۵	..... شکل ۲۱-۳ بلوک دیاگرام مبدل طراحی شده
۶۶	..... شکل ۲۲-۳ پیش تقویت کننده شبه تفاضلی با محدوده ورودی وسیع
۶۸	..... شکل ۱-۴ مدل رفتاری مبدل فولیدینگ
۷۲	..... شکل ۲-۴ مدل رفتاری پیش تقویت کننده
۷۳	..... شکل ۳-۴ مدل رفتاری تقویت کننده فولیدینگ
۷۴	..... شکل ۴-۴ مدل گره خروجی بلوک های فولیدینگ
۷۶	..... شکل ۵-۴ شبکه متوسط گیری
۷۷	..... شکل ۶-۴ شبکه درون یابی
۷۸	..... شکل ۷-۴ مدل رفتاری مقایسه کننده
۷۹	..... شکل ۸-۴ مدل مبدل درشت گام
۸۱	..... شکل ۹-۴ مشخصه بلوک فولیدینگ بدون تنظیم مشخصه ها
۸۱	..... شکل ۱۰-۴ خطای INL و DNL ذاتی بدون و با تنظیم بهره
۸۲	..... شکل ۱۱-۴ مشخصه فولیدینگ با جبران سازی
۸۴	..... شکل ۱۲-۴ تأثیر خطاهای ولتاژی بر INL
۸۵	..... شکل ۱۳-۴ تأثیر خطاهای جریانی بر INL
۸۵	..... شکل ۱۴-۴ تأثیر خطاهای مقاومتی بر INL
۸۶	..... شکل ۱۵-۴ تغییرات ضریب تصحیح خطای با نسبت $R_I/R_0$
۸۷	..... شکل ۱۶-۴ تغییرات ضریب تصحیح خطای شبکه درون یابی با نسبت $R_I/R_0$
۸۸	..... شکل ۱۷-۴ توزیع خطای INL و DNL
۸۹	..... شکل ۱۸-۴ تغییرات SNDR بر حسب فرکانس ورودی به ازای $f_s=150\text{ MHz}$
۹۰	..... شکل ۱۹-۴ تغییرات SNDR بر حسب پهنای باند بلوک فولیدینگ
۹۱	..... شکل ۲۰-۴ تغییرات SNDR بر حسب پهنای باند با وجود مدار نمونه برداری
۹۲	..... شکل ۲۱-۴ تأثیر محل پهنای باند پیش تقویت کننده بر SNDR
۹۲	..... شکل ۲۲-۴ شکل موج خروجی با ورودی نایکویست و بدون مدار نمونه برداری
۹۳	..... شکل ۲۳-۴ تأثیر مقدار مقاومت درون یابی روی SNDR
۹۴	..... شکل ۲۴-۴ میزان افت SNDR بر حسب افست ورودی
۹۶	..... شکل ۱-۵ بلوک دیاگرام مبدل و مدارات جانبی
۹۶	..... شکل ۲-۵ مدار نمونه برداری گسترده

..... ۱۰۱	شکل ۳-۵ مدل سیگنال کوچک ورودی پیش تقویت کننده ها
..... ۱۰۳	شکل ۴-۵ تغییرات خازن ورودی زوج دیفرانسیل با ولتاژ ورودی آ) NMOS ب) PMOS
..... ۱۰۴	شکل ۵-۵ تغییرات خازن ورودی کل مدل های تمام NMOS و تمام PMOS با ولتاژ ورودی.
..... ۱۰۵	شکل ۶-۵ تغییرات خازن ورودی برای مدل فولدینگ با زوجهای NMOS و PMOS
..... ۱۰۷	شکل ۷-۵ اصول روش بوت استرآپ و شکل موج نقاط مختلف
..... ۱۰۷	شکل ۸-۵ مدار بوت استرآپ بکار رفته
..... ۱۰۸	شکل ۹-۵ ساختن ترانزیستور NMOS با پایه ایزوله
..... ۱۰۹	شکل ۱۰-۵ حذف اثر بدنه ترانزیستور سوئیچ
..... ۱۱۱	شکل ۱۱-۵ اتصال سوئیچ مجازی به خروجی
..... ۱۱۲	شکل ۱۲-۵ روش کردن سوئیچ مجازی با مدار بوت استرآپ قرینه مدار بوت استرآپ اصلی
..... ۱۱۳	شکل ۱۳-۵ راه حل پیشنهادی برای تامین فرمان مناسب سوئیچ مجازی
..... ۱۱۳	شکل ۱۴-۵ مدار کامل نمونه برداری
..... ۱۱۴	شکل ۱۵-۵ خطای استاتیک مدار برداری بر حسب ولتاژ ورودی
..... ۱۱۵	شکل ۱۶-۵ مدار حذف اثر بدنه سوئیچ مجازی
..... ۱۱۵	شکل ۱۷-۵ تاثیر مدار حذف اثر بدنه سوئیچ مجازی روی خطای استاتیک (Case5)
..... ۱۱۶	شکل ۱۸-۵ تاثیر سوئیچ مجازی و سوئیچ بدنه روی دامنه هارمونیک دوم و سوم برای خازن ثابت
..... ۱۱۸	شکل ۱۹-۵ دامنه هارمونیک دوم و سوم بر حسب فرکانس ورودی برای خازن نمونه برداری غیرخطی
..... ۱۲۱	شکل ۲۰-۵ آ) پیش تقویت کننده PMOS ب) پیش تقویت کننده NMOS
..... ۱۲۲	شکل ۲۱-۵ مدار بایاس منابع جریان NMOS و PMOS
..... ۱۲۳	شکل ۲۲-۵ تقویت کننده های فولدینگ NMOS و PMOS
..... ۱۲۴	شکل ۲۳-۵ مدار معکوس کننده جریان متوجه سلول های PMOS و ایزوله کننده دو گره جمع کننده
..... ۱۲۵	شکل ۲۴-۵ مدار معکوس کننده جریان متوجه نهایی و ایزوله کننده گره جمع کننده از گره خروجی
..... ۱۲۶	شکل ۲۵-۵ بارهای خروجی با فیدبک مثبت
..... ۱۲۹	شکل ۲۶-۵ مدار تنظیم کننده مشخصه پیش تقویت کننده ها
..... ۱۲۹	شکل ۲۷-۵ تقویت کننده عملیاتی به کار رفته در مدار تنظیم مشخصه ها
..... ۱۳۲	شکل ۲۸-۵ تاثیر استفاده از سوئیچ متعادل کننده روی تغییرات زمانی خروجی
..... ۱۳۳	شکل ۲۹-۵ ورودی پالس تمام دامنه
..... ۱۳۵	شکل ۳۰-۵ مدار ساده شده ورودی مبدل
..... ۱۳۸	شکل ۳۱-۵ مقایسه گر دینامیک
..... ۱۳۸	شکل ۳۲-۵ مقایسه گر تغییر یافته
..... ۱۴۰	شکل ۳۳-۵ مدار مقایسه گر تغییر یافته در حالت کلی
..... ۱۴۳	شکل ۳۴-۵ تغییرات ولتاژ افست دینامیک بر حسب میزان عدم تطابق خازن ها
..... ۱۴۳	شکل ۳۵-۵ افست دینامیک ورودی بر حسب ولتاژ $V_b$ برای اختلاف خازن ۱ درصد بین گره های $X$ و $Y$
..... ۱۴۵	شکل ۳۶-۵ ولتاژ اولیه معادل برای حافظه مقایسه گر

۱۴۶	۳۷-۵ تاثیر ولتاژ بایاس افست دینامیک.....
۱۴۷	شکل ۳۸-۵ مقایسه گر با افست دینامیک نزدیک به صفر.....
۱۴۸	شکل ۳۹-۵ مقایسه گر با افست دینامیک کم.....
۱۴۹	شکل ۴۰-۵ هیستوگرام ولتاژ افست ورودی.....
۱۵۰	شکل ۴۱-۵ مدار انتقال دهنده سطح ولتاژ برای مقایسه گر.....
۱۵۲	شکل ۴۲-۵ گیت های دیجیتال آ) (OR AND ب) (XOR.....
۱۵۳	شکل ۴۳-۵ حافظه های خروجی.....
۱۵۴	شکل ۴۴-۵ ساختن پالس های بدون همپوشانی برای نمونه برداری.....
۱۵۴	شکل ۴۵-۵ ساختن پالس هایی با نسبت زمان فعال متغیر.....
۱۰۰	شکل ۴۶-۵ تاخیر کلاک های چهار گانه نسبت به یکدیگر.....
۱۰۶	شکل ۴۷-۵ خروجی بلوك فولدينج به ورودی مشابه شکل ۲۹-۵.....
۱۰۸	شکل ۴۸-۵ نمونه هایی از طيف خروجی باز سازی شده با فرکانس نمونه برداری ۱۲۵ مگاهرتز.....
۱۰۸	شکل ۴۹-۵ نحوه وابستگی عملکرد دینامیک مدار با فرکانس ورودی.....
۱۰۹	شکل ۵۰-۵ تغيرات نسبت سيگنانل به نويز و اعوجاج با دامنه سيگنانل.....
۱۶۲	شکل ۱-۶ نقشه قرار گيری نهايی.....
۱۶۳	شکل ۲-۶ ترانزيستور های ورودی.....
۱۶۴	شکل ۳-۶ پياده سازی ترانزيستور های منبع جريان به صورت گسترده.....
۱۶۹	شکل ۴-۶ چگونگی آزمون مبدل ساخته شده.....
۱۷۳	شکل ۵-۶ تاثير انحراف يکى از منابع جريان سلول های PMOS به ميزان ۵٪ روی مشخصه INL.....
۱۷۳	شکل ۶-۶ تاثير انحراف يکى از منابع جريان سلول فولدينج NMOS به ميزان ۵٪ روی مشخصه INL.....
۱۷۴	شکل ۷-۶ تاثير تفاوت جريان سلول ها به ميزان ۵٪ (يکى از بلوكها) روی مشخصه INL.....
۱۷۴	شکل ۸-۶ تاثير تفاوت مقدار منابع جريان ثابت به ميزان ۵ ميكرو آمپر روی مشخصه INL.....
۱۷۵	شکل ۹-۶ ترانزيستور های تنظيم جريان منابع ثابت.....
۱۷۶	شکل ۱۰-۶ خروجی های كمكى و مدار سوئيچ.....
۱۷۹	شکل ۱۱-۶ نحوه قرار گرفتن پايه های تراشه مبدل.....
۱۸۱	شکل ۱۲-۶ مدل دواتصال مجاور پكij.....
۱۸۵	شکل ۱۳-۶ کاهش اغتشاش ناشی از سوئيچينگ روی مدار ورودی و ولتاژ های مرجع.....
۱۸۸	شکل ۱۴-۶ تراشه ساخته شده.....
۱۹۰	شکل ۱۵-۶ بلوك دياگرام مدار آزمون.....
۱۹۲	شکل ۱۶-۶ مبدل جريان ديفرانسيل به ولتاژ يکطرفه.....
۱۹۴	شکل ۱۷-۶ برد آزمون مونتاژ شده.....
۱۹۷	شکل ۱۸-۶ مجموعه آزمون.....
۱۹۸	شکل ۱۹-۶ منحنی مشخصه فولدينج شبیه سازی شده.....
۱۹۸	شکل ۲۰-۶ منحنی مشخصه فولدينج اندازه گيری شده.....

۲۰۰	شكل ۶-۲۱ DNL اندازه گیری شده.....
۲۰۰	شكل ۶-۲۲ INL اندازه گیری شده.....
۲۰۱	شكل ۶-۲۳ DNL شبیه سازی.....
۲۰۱	شكل ۶-۲۴ INL شبیه سازی.....
۲۰۲	شكل ۶-۲۵ تاثیر مدار تنظیم خودکار بهره در کاهش خطای محدوده کدهای میانی.....
۲۰۳	شكل ۶-۲۶ منحنی تغییرات SNDR با فرکانس ورودی .....
۲۰۴	شكل ۶-۲۷ طیف خروجی با فرکانس نمونه برداری ۱۰۰ مگاهرتز و ورودی ۱/۰۷ مگاهرتز .....
۲۰۵	شكل ۶-۲۸ منحنی تغییرات SNR و SNDR با فرکانس ورودی در فرکانس نمونه برداری ۸۰ مگاهرتز.....
۲۰۵	شكل ۶-۲۹ طیف خروجی با فرکانس نمونه برداری ۸۰ مگاهرتز و ورودی ۲/۰۵ مگاهرتز.....
۲۱۰	شكل ۷-۱ یک بلوک فولدینگ.....
۲۱۰	شكل ۷-۲ اجزای تشکیل دهنده افست ورودی .....
۲۱۲	شكل ۷-۳ N-bit Trimmable MOSFET .....
۲۱۲	شكل ۷-۴ مبدل دیجیتال به افست .....
۲۱۵	شكل ۷-۵ مدار حذف افست ورودی.....
۲۱۸	شكل ۷-۶ تغییرات افست بر حسب کد ۸ بیتی خام.....
۲۱۹	شكل ۷-۷ تغییرات افست بر حسب کد ۸ بیتی مرتب شده.....
۲۲۰	شكل ۷-۸ مشخصه جدول دکودر .....
۲۲۱	شكل ۷-۹ مدار ساده شده پیش تقویت کننده های قابل تنظیم.....
۲۲۳	شكل ۷-۱۰ تاثیر کالیبراسیون روی خطای استاتیک شبیه سازی شده.....
۲۲۵	شكل ۷-۱۱ طیف فرکانسی خروجی شبیه سازی شده برای فرکانس نمونه برداری ۳۰۳ مگاهرتز .....
۲۲۵	شكل ۷-۱۲ کاهش خازن ورودی مبدل با کوچک کردن ترانزیستورهای ورودی .....
۲۲۶	شكل ۷-۱۳ لی اوت ترانزیستور قابل برنامه ریزی .....
۲۲۷	شكل ۷-۱۴ لی اوت سلول فولدینگ: (آ) مبدل اصلی و (ب) مبدل با امکان کالیبراسیون .....
۲۲۸	شكل ۷-۱۵ واسط کاربر طراحی شده.....
۲۲۹	شكل ۷-۱۶ خطای ولتاژهای مرجع .....
۲۳۰	شكل ۷-۱۷ میزان عدم تطابق مقاومت های نردبان مقاومتی .....
۲۳۱	شكل ۷-۱۸ نحوه پیاده سازی نردبان مقاومتی .....
۲۳۲	شكل ۷-۱۹ مقادیر اندازه گیری شده افست قابل برنامه ریزی .....
۲۳۳	شكل ۷-۲۰ مقادیر اندازه گیری شده به ترتیب صعودی بر حسب کدهای مرتب شده .....
۲۳۵	شكل ۷-۲۱ چگونگی جایگزینی بخش دیجیتال دو مبدل .....
۲۳۷	شكل ۷-۲۲ خطای INL اندازه گیری شده پس از کالیبراسیون با روش عبور از صفر .....
۲۳۸	شكل ۷-۲۳ مشاهده خطای INL روی صفحه اسیلوسکوپ .....
۲۳۸	شكل ۷-۲۴ خطای INL و DNL مبدل قبل و بعد از کالیبراسیون.....
۲۳۹	شكل ۷-۲۵ تاثیر کالیبراسیون بر رفتار دینامیک مبدل آ) پیش از کالیبراسیون ، ب) پس از کالیبراسیون.....

## فصل ۱ مقدمه و تعاریف


### ۱-۱ مقدمه

مبدل های آنالوگ به دیجیتال امروزه به عنوان پل ارتباطی دنیای واقعی کمیت های آنالوگ و دنیای پردازش دیجیتال نقش کلیدی در بسیاری از سیستم های الکترونیکی، مخابراتی و کنترلی را ایفا می کنند. بالا رفتن روزافزون سرعت و دقت پردازشگرهای دیجیتال از یک طرف و روند رو به رشد سیستمهای قابل حمل که عمدتاً با باتری کار می کنند و نیاز آنها به اجزاء کم مصرف از طرف دیگر، طراحی مبدل های سریع و بخصوص کم مصرف را به عنوان یکی از موضوعات پرخواستار برای پژوهش در زمینه مدارهای مجتمع درآورده است. همانگونه که در شکل ۱-۱ دیده می شود، مبدلهاي داده از نظر سهم بازار پس از رگولاتورها و مراجع ولتاژ در مرتبه دوم قرار دارند و پیش بینی شده است در سالهای ۲۰۰۵ تا ۲۰۰۷ بین ۴۵۰۰ تا بیش از ۶۰۰۰ میلیون دلار فروش داشته باشند [۱].

## ۲-۱ روش‌های متداول تبدیل سیگنال آنالوگ به دیجیتال

### ۱-۲-۱ مبدل فلاش<sup>۱</sup>

در ساده‌ترین حالت، ورودی آنالوگ به  $2^N - 1$  مقایسه گر اعمال می‌شود. ولتاژ مرجع مقایسه گرها مضربی از ولتاژ معادل کم ارزش‌ترین بیت<sup>۲</sup> است. خروجی مقایسه گرها توسط یک مدار منطقی و مناسب به کد باینری تبدیل می‌گردد. از آنجا که تعداد مقایسه گرها (و در نتیجه توان مصرفی و سطح تراشه) به طور نمایی با درجه تفکیک<sup>۳</sup> افزایش می‌یابد، این نوع A/D برای رزولوشن‌های کم (۶ بیت و کمتر) و سرعت‌های بسیار بالا مناسب است[۴][۵][۶][۷]. در برخی موارد جهت کاهش تاثیر افست مقایسه گرها، در ورودی آنها تقویت کننده‌های تفاضلی با بهره کم و سرعت بالا قرار داده می‌شود(شکل ۲-۱)[۸][۹]. برای کاهش تعداد این تقویت کننده‌ها می‌توان از درون یابی<sup>۴</sup> استفاده نمود[۱۰][۱۱][۱۲][۱۳].



شکل ۲-۱ مبدل فلاش

<sup>1</sup> -Flash Converter


<sup>2</sup> Least Significant Bit (LSB)

<sup>3</sup> Resolution

<sup>4</sup> -Interpolation

## ۲-۲-۱ مبدل دو مرحله ای<sup>۱</sup>:

برای غلبه بر مشکل تعداد زیاد مقایسه گرها در مبدل فلاش، ساختارهای دو مرحله ای پیشنهاد گردیدند. در اینجا دو مبدل فلاش بکار گرفته می شود(شکل ۱-۳). برای داشتن سرعت بالا امکان پایپ لاین کردن نیز وجود دارد[۱۴][۱۵]. همچنین به کمک همپوشانی محدوده دو A/D می توان دقیق مدار را بهبود بخشد[۱۶][۱۷].



شکل ۱-۳ مبدل دو مرحله ای

## ۲-۳-۱ مبدل فولدینگ<sup>۲</sup>:


در این نوع مبدل، یک نگاشت غیر خطی از ورودی مدار به ورودی مقایسه گرها انجام می شود.(شکل ۱-۴) مداری که این عمل را انجام می دهد فولدر<sup>۳</sup> خوانده می شود[۱۸]. هدف آن است که هر مقایسه گر اطلاعات بیشتری درباره سیگنال ورودی فراهم نماید و در نتیجه تعداد کل مقایسه

<sup>1</sup> - Two-Step Converter

<sup>2</sup> -Folding Converter

<sup>3</sup>- Folder

گرها نسبت به مبدل فلاش کاهش یابد. هرچند که به سبب تاخیر ناشی از فولدرها سرعت نمونه برداری این نوع مبدل از فلاش کمتر است.




شکل ۱-۴ آ) مبدل فولدرینگ ب) مشخصه یک فولدرینگ (ضریب فولدرینگ برابر ۸)

#### ۱-۲-۴ مبدل پایپ لایپ<sup>۱</sup>:

ایده اصلی این مبدل افزایش سرعت به بهای افزایش تاخیر مبدل است. همانگونه که در شکل ۱-۵ نشان داده شده است،  $m$  طبقه به طور همزمان در حال پردازش  $m$  نمونه متوالی از سیگنال ورودی هستند. در هر طبقه، ورودی توسط یک مبدل با درجه تفکیک کم کوانتیزه می‌گردد و سپس اختلاف مقدار معادل کد دیجیتال به دست آمده و ورودی محاسبه گشته، پس از تقویت به طبقه بعد می‌رود.

بدین شکل محدوده ورودی تمام طبقات مشابه خواهد بود.<sup>[۱۹][۲۰][۲۱][۲۲]</sup>

<sup>۱</sup> -Pipeline Converter



شکل ۱-۵ مبدل پایپ لاین

### ۱-۳ روابط حاکم بر تبدیل سیگنال آنالوگ به دیجیتال و خطاهای موجود

بصورت ایده آل، یک مبدل آنالوگ به دیجیتال سیگنال (فرضًا ولتاژ) پیوسته ورودی را به رشته ای از

کلمات دیجیتال  $N$ -بیتی مطابق با رابطه زیر می نگارد:

$$V_{IN} = V_{FS} \sum_{k=0}^{N-1} \frac{b_k}{2^{k+1}} + \epsilon \quad (1-1)$$

در این رابطه  $V_{FS}$  حداقل ولتاژ ورودی<sup>۱</sup>،  $b_k$  هر یک از بیت های خروجی و  $\epsilon$  خطای کوانتیزاسیون

است. این رابطه همچنین می تواند بر اساس کم ارزش ترین بیت نوشته شود:


$$V_Q = \frac{V_{FS}}{2^N} = 1LSB \quad (2-1)$$

$$V_{IN} = V_Q \sum_{k=0}^{N-1} b_k 2^k + \epsilon \quad (3-1)$$

مشخصه ایده آل یک مبدل سه بیتی در شکل زیر دیده می شود:

---

<sup>۱</sup> Full-Scale Input Voltage



شکل ۶-۱ مشخصه ایده آل یک مبدل آنالوگ به دیجیتال سه بیتی و خطای کوانتیزاسیون

هر کد دیجیتال در بر گیرنده محدوده کوچکی از ورودی با عرض یک  $LSB$  حول مرکز کد<sup>۱</sup> است.

تفاوت بین ورودی آنالوگ و معادل آنالوگ نزدیکترین مرکز کد، خطای کوانتیزاسیون<sup>۲</sup> نامیده میشود.

از آنجا که تعداد بیت های مبدل (قدرت تفکیک یا رزولوشن) محدود است، حتی یک مبدل ایده آل

نیز با هر تبدیل مقداری خطای کوانتیزاسیون تولید می کند.

نسبت سیگнал به نویز ناشی از کوانتیزاسیون مستقیماً قابل محاسبه است. محدوده خطای کوانتم

سطح ولتاژ<sup>۳</sup>(یا همان  $LSB$ ) است. با فرض اینکه پراکندگی خطای کوانتیزاسیون بصورت یکنواخت

بین  $5\%/-$  تا  $5\%/-$  در عرض هر کد باشد، مقدار مربوط به ولتاژ خطای برابر است با:

$$E\{\varepsilon^2\} = \frac{1}{V_Q} \int_{-\frac{1}{2}V_Q}^{+\frac{1}{2}V_Q} \varepsilon^2 d\varepsilon = \frac{1}{V_Q} \left[ \frac{\varepsilon^3}{3} \right]_{-\frac{1}{2}V_Q}^{+\frac{1}{2}V_Q} = \frac{V_Q}{12} \quad (4-1)$$

با فرض ناوابستگی این نویز و با اعمال یک ورودی با دامنه حداقل:

<sup>1</sup> -Code Center

<sup>2</sup> -Quantization Error

<sup>3</sup> -Least Significant Bit

$$V_{rms} = \frac{V_{FS}}{2\sqrt{2}} = \frac{2^N V_Q}{2\sqrt{2}} \quad (5-1)$$

نسبت سیگنال به نویز ( تنها ناشی از کوانتیزاسیون ) به صورت زیر بدست می آید:

$$SNR = 20 \log \left( \frac{V_{rms}}{\sqrt{E(\epsilon^2)}} \right) = 20 \log(2^N \sqrt{1.5}) = 6.02N + 1.76dB \quad (6-1)$$

در عمل، خطاهای دیگری نیز عملکرد مبدل را تحت تاثیر قرار می دهند. برخی از این خطاهای مستقل از سرعت تغییرات ورودی و/یا سرعت نمونه برداری هستند و به آنها خطاهای استاتیک<sup>۱</sup> گفته می شود ( مثل خطای افست، خطای بهره و یا غیر خطی بودن ) و دسته ای از این خطاهای تابع فرکانس ورودی و نرخ نمونه برداری است ( خطاهای دینامیک مثل اعوجاج هارمونیکی یاافت نسبت سیگنال به نویز واعوجاج ). در ادامه به بیان برخی تعاریف بیان کننده مشخصات وخطاهای مبدل آنالوگ به دیجیتال خواهیم پرداخت.

قدرت تفکیک<sup>۲</sup> : تعداد بیت های خروجی که تعیین کننده اندازه  $LSB$  ، محدوده دینامیک، عرض کد و خطای کوانتیزاسیون است.

محدوده دینامیک<sup>۳</sup> : نسبت کوچکترین خروجی ممکن (= یک  $LSB$ ) به بزرگترین خروجی ممکن (ورودی تمام-مقیاس) . از نظر ریاضی محدوده دینامیک برابر است با:

$$20 \log_{10} 2^N \approx 6N \quad (7-1)$$

خطای بهره<sup>۴</sup> : بنا بر تعریف میزان انحراف شب مشخصه مبدل ( خطی که از نقاط صفر و ورودی تمام-مقیاس می گذرد ) با شب ایده آل  $(2^N / V_{FS})$ .

<sup>1</sup> -Static Errors

<sup>2</sup> Resolution

<sup>3</sup> Dynamic Range

<sup>4</sup> Gain Error

خطای افست<sup>۱</sup> : بنا بر تعریف میزان انحراف ورودی مربوط به نخستین جهش خروجی نسبت به مقدار ایده آل ( $LSB^{5/0}$ ). در مرجع [۲۳] خطای بهره و افست مجموعاً به صورت زیر تعریف شده است: مقادیری که ورودی باید در یکی (خطای بهره) ضرب و با دیگری (خطای افست) جمع شود تا میزان متوسط مربع انحراف خروجی به حداقل برسد.

میزان غیر خطی بودن تفاضلی<sup>۲</sup>: انحراف عرض کد (فاصله بین دو جهش متوالی خروجی) نسبت به مقدار ایده آل یک  $LSB$ .

میزان غیر خطی بودن انتگرالی<sup>۳</sup>: فاصله مرکز کد (محل جهش خروجی) نسبت به مقدار ایده آل. مقدار این فاصله پس از تصحیح خطاهای بهره و افست اندازه گیری می شود [۱۵]. کدهای گمشده<sup>۴</sup>: کدهای خروجی که به ازای هیچ مقداری از ورودی تولید نمی شوند. معمولاً  $DNL$  بزرگتر از یک  $LSB$  عامل این پدیده است.

یکنواختی<sup>۵</sup>: در یک مبدل یکنواخت، به ازای ورودی همواره افزاینده (کاهنده) خروجی هیچگاه کاهش (افزایش) نمی یابد (بدون در نظر گرفتن نویز).

نسبت سیگنال به نویز (و اعوجاج)<sup>۶</sup>: (برای یک ورودی سینوسی خالص) نسبت دامنه موثر ورودی به مقدار  $rms$  مجموع سایر مولفه های طیفی شامل نویز و اعوجاج غیر خطی. برای یک  $FFT$  با نقطه از خروجی مربوط به ورودی سینوسی، اگر شماره مولفه اصلی  $m$  و دامنه آن  $A_m$  باشد،  $SNDR$  به صورت زیر محاسبه می شود:

<sup>1</sup> Offset Error

<sup>2</sup> DNL or Differential Nonlinearity

<sup>3</sup> INL or Integral Nonlinearity

<sup>4</sup> Missing Codes

<sup>5</sup> Monotonicity

<sup>6</sup> Signal-to-Noise-and-Distortion Ratio SINAD or SNDR

$$SNDR = 10 \log \left[ A_m^2 \left( \sum_{k=1}^{m-1} A_k^2 + \sum_{k=m+1}^{M/2} A_k^2 \right)^{-1} \right] \quad (8-1)$$

تعداد بیت موثر<sup>۱</sup> : با قرار دادن مقدار  $SNR$  به جای  $SNDR$  مربوط به خطای کوانتیزاسیون مبدل ایده آل (رابطه ۶-۱)، تعداد موثر بیت خروجی به دست می آید:

$$ENOB = \frac{SNDR - 1.76dB}{6.02dB / bit} \quad (9-1)$$

محدوده دینامیک خالی از اسپور<sup>۲</sup>: نسبت دامنه ورودی به دامنه بزرگترین مولفه مزاحم موجود در باند. این مولفه می تواند هارمونیک ورودی یا زیر هارمونیک فرکانس نمونه برداری باشد.

#### ۱-۴ مسئله توان

معمولًا برای بیان کیفیت یک مبدل، از ترکیبی از سرعت نمونه برداری، درجه تفکیک و توان مصرفی استفاده می شود. توان مصرفی در بسیاری کاربردهای عملی، بصورت مطلق و بدون توجه به دیگر مشخصات نیز تعیین کننده است. استفاده گسترده از باتری در سیستم های قابل حمل در کاربردهای بالا و کاربردهای دیگر از یکطرف و توجه به کاهش ابعاد و وزن دستگاه ها از طرف دیگر، محدودیت هایی را از نظر ولتاژ تغذیه و توان مصرفی ایجاد می کند که باعث می شود در عمل مبدل هایی با سرعت و دقت بالا و مصرف توان زیاد در مقابل مبدل هایی که سرعت و دقت آنها تا حدودی پایین تر است ولی از نظر توان مصرفی کاهش چشمگیری دارند، شанс کارآیی کمتری داشته باشند.

---

<sup>1</sup> Effective Number of Bits , ENOB

<sup>2</sup> Spurious-Free Dynamic Range, SFDR

## ۵-۱ اهداف طراحی

هدف از این طراحی، بررسی روش‌های موجود و ارائه روش‌های جدید برای کاهش توان مصرفی و ولتاژ تغذیه مبدل آنالوگ به دیجیتال از نوع فولدینگ<sup>۱</sup> است. همانگونه که در بخش‌های بعد خواهیم دید، مبدل‌های فولدینگ از سرعت بالا و تاخیر کم برخوردار هستند ولی عمدتاً در ولتاژ‌های تغذیه ۱/۸ ولت و بالاتر از آنها استفاده می‌شود و نمونه‌های گزارش شده عمدتاً مصرف توان نسبتاً بالایی دارند.<sup>[۲۴][۲۵][۲۶]</sup>

در تعیین مشخصات مورد نظر و مراحل طراحی کاربرد خاصی مورد نظر نبوده است و مشخصات در نظر گرفته شد (جدول ۱) دقیقاً منطبق بر نیاز سیستم بخصوصی نیست. دقت تفکیک و سرعت نمونه برداری بگونه‌ای انتخاب شده اند که از حداقل مورد نیاز برای بسیاری کاربردها بالاتر باشند و از طرف دیگر پارامترهایی مثل توان مصرفی، ولتاژ تغذیه و محدوده ولتاژ ورودی فراتر از مقادیر گزارش شده در زمان تعیین مشخصات در نظر گرفته شده اند.

جدول ۱-۱ مشخصات در نظر گرفته شده برای مبدل آنالوگ به دیجیتال

فرکانس نمونه برداری	۱۰۰ مگا نمونه بر ثانیه
قدرت تفکیک	۸ بیت
ولتاژ تغذیه	۱/۵ ولت
توان مصرفی	حداکثر ۵۰ میلی وات
محدوده ورودی	حد اقل ۱ ولت
تکنولوژی ساخت	۰/۱۸ میکرون CMOS

<sup>۱</sup> Folding

جدول ۲-۱ مشخصات در نظر گرفته شده را در مقایسه با مبدل های گزارش شده تا زمان تعریف

پروژه (سال ۲۰۰۳) نشان می دهد. همانگونه که در این جدول دیده می شود مشخصات تعریف شده

به مراتب بالا تر از مشخصات دیگر مبدل ها قرار می گیرد.

تذکر این نکته لازم است که هدف از این پژوهش، بهبود مشخصات مبدل با استفاده از روش های

مداری است. چرا که با پیشرفت تکنولوژی ساخت و کوچک شدن ابعاد ترانزیستورها طراحی ها به

سمت کاهش ولتاژ تغذیه و افزایش سرعت کار مدارهای مجتمع حرکت می کنند. ولی در اینجا هدف

رسیدن به مشخصات متمایز با استفاده از یک تکنولوژی نسبتاً قدیمی است بصورتیکه ولتاژ تغذیه در

نظر گرفته شده حداقل ۲۰ درصد از ولتاژ نامی تکنولوژی (۱/۸ ولت) پایین تر است.

جدول ۲-۱ مشخصات در نظر گرفته شده در مقایسه با مبدل های گزارش شده تا زمان تعریف پروژه

Ref	# of Bits	$f_s$ (MHz)	Tech. (um)	Supply Voltage (V)	Input Range (V)	Power (mW)	Voltage Efficiency (%)	Year
<b>Proposed</b>	<b>8</b>	<b>100</b>	<b>0.18</b>	<b>1.5</b>	<b>1.1</b>	<b>50</b>	<b>73.3</b>	<b>2003</b>
[112]	7	300	0.35	3.3	1.6	200	48.5	2003
[44]	10	100	0.12	1.2	0.4	140	33	2002
[37]	8	100	0.5	5	1	165	20	2001
[102]	8	10	0.35	3.3	1	115	30	2001
[80]	8	125	0.35	3.3	2	110	60	2000
[55]	12	50	0.6	3.3	1.6	850	48.5	2000
[26]	6	400	0.5	3.2	2.3	200	72	1998
[25]	10	50	0.5	5	2	170	40	1997
[83]	8	80	0.5	3.3	1.6	80	48.5	1996
[39]	8	125	1	5	?	225	?	1996
[12]	6	175	0.7	3.3	1.2	160	36.4	1996
[24]	8	70	0.8	5	2	110	40	1995

## فصل ۲ بررسی ساختاری مبدل های آنالوگ به دیجیتال موازی

### ۱-۲ مقدمه

با توجه به اهمیت و گسترش کاربرد مبدل های داده، بخش قابل توجهی از تحقیقات در زمینه الکترونیک آنالوگ به این مبدل ها اختصاص دارد. این تحقیقات عمدهاً به بهینه سازی یک ساختار خاص برای رسیدن به سرعت تبدیل یا دقت تفکیک بالاتر و یا توان مصرفی کمتر می پردازند و کمتر به جنبه های تئوریک کارکرد مبدل ها پرداخته می شوند.

بررسی رفتارهای مشابه ساختارهای متفاوت و مزایا و معایب هر خانواده از مبدل ها نه تنها می تواند در جهت انتخاب یک ساختار مناسب برای هر کاربرد مفید باشد، بلکه امکان یافتن ساختارهای جدید را نیز ایجاد می کند. در میان ساختارهای مختلف مبدل های آنالوگ به دیجیتال، مبدل های موازی<sup>۱</sup> (یا چند مسیره<sup>۲</sup>) برای کاربردهای سریع با درجه تفکیک پایین تا متوسط بهترین انتخاب به شمار می روند.

در این بخش ضمن بررسی مشخصات کلی این گروه از مبدل ها، معیارهایی برای سنجش اعضاء این گروه معرفی خواهند شد.

---

<sup>1</sup> Parallel Converters

<sup>2</sup> Multi-Path Converters

## ۲-۲ تعریف مبدل موازی

یک مبدل موازی یا چند مسیره می‌تواند به عنوان مبدلی در نظر گرفته شود که در آن بیش از یک مسیر بین ورودی آنالوگ و طبقه کوانتايزر<sup>۱</sup> ( مقایسه کننده ) وجود دارد . این مسیرها ممکن است کاملاً از یکدیگر مستقل باشند و یا قسمت های مشترک داشته باشند . همچنین همه مسیرها ممکن است در یک زمان ( به عبارت دیگر به ازای یک مقدار از ورودی ) فعال نباشند . بسته به ساختار مبدل ، یک مسیر ممکن است در کسری از محدوده ورودی یا در تمامی آن فعال شود .

مسیرهای موازی معمولاً ساختار کلی مشابهی دارند و مسیرهای مختلف با یک یا چند پارامتر که عمدهاً بهره ( شبیه ) مسیر و مقدار مرجع ( یا بایاس ) مسیر هستند از یکدیگر متمایز می‌شوند . در دنباله این بحث ، از علایمی که معمولاً در بحث شبکه های عصبی برای نمایش یک شبکه بکار می‌رود بهره می‌جوییم [ ۲۷ ] . به این صورت که هر مسیر به گره ای متنهای می‌شود که می‌تواند از نوع بهره آن مسیر است نمایش داده می‌شود . هر مسیر به گره ای متنهای می‌شود که می‌تواند از نوع خطی اشباع شونده<sup>۲</sup> ( به عبارت دیگر یک تقویت کننده ) ، یک گره جمع کننده یا یک گره غیرخطی اشباع شونده<sup>۳</sup> ( مقایسه کننده ) باشد .

یک گره خطی اشباع شونده مشخصه ورودی - خروجی مشابه شکل ۲-۱-آ یا ۲-۱-ب دارد و مشخصه یک گره غیرخطی اشباع شونده مشابه شکل ۲-۱-پ است . رابطه ورودی - خروجی گره برای حالت ساده شده شکل ۲-۱-آ بصورت زیر است :


---

<sup>۱</sup> Quantizer


<sup>۲</sup> -Linear saturating

<sup>۳</sup> - non-linear saturating

$$y = \begin{cases} L^+ & x < x_1 \\ ax & x_1 < x < x_2 \\ L^- & x > x_2 \end{cases} \quad (1-2)$$



شکل ۱-۲ آ و ب: مشخصه گره خطی اشباع شونده پ یک گره غیرخطی اشباع شونده با مرجع  $b$



شکل ۲ نمایش یک مدل موازی

مقادیر مراجع (یا همان بایاس ها) بصورت پیکان های کوچکی که به گره ها اشاره می کنند و عددی که مقدار مرجع را نشان می دهد مشخص می شوند. شکل ۲-۲ یک مدل موازی نمونه را نشان می دهد. فراتر از گره های غیرخطی اشباع شونده یا مقایسه کننده ها، سیگنال ها در حوزه دیجیتال قرار

می گیرند. در این حوزه یک گره جمع کننده یک گیت منطقی است و وزن (شیب) مسیرها ۱ یا -۱ (معرف منطق وارون) است.


در ادامه بحث، درجه تفکیک هر مبدل را با  $N$  نمایش می دهیم و محدوده ورودی مبدل ها را بصورت دو طرفه بین  $R$ - و  $R$  در نظر می گیریم. همچنین مقدار ورودی معادل یک  $LSB$  را با  $\Delta$  نشان می دهیم که بصورت زیر تعریف می شود:

$$\Delta = \frac{R - (-R)}{2^N} = \frac{2R}{2^N} \quad (2-2)$$

مشخصه تقویت کننده ها نیز در ادامه بحث بصورت دو طرفه (دیفرانسیل) در نظر گرفته شده اند و فرض شده است مقادیر اشباع مثبت و منفی آنها همواره قرینه باشد.

### ۳-۲ مدل کلی مبدل موازی

یک مدل کلی برای مبدل های موازی می تواند بصورت شکل ۳-۲ نمایش داده شود. تفاوت اساسی بین ساختارهای مختلف در بلوک پیش پردازش آنالوگ است. این بلوک می تواند نقش های متفاوتی داشته باشد: در مبدل درون یابی نقش اصلی آن فراهم کردن بهره آنالوگ با استفاده از تعداد حداقلی از تقویت کننده هاست تا به این وسیله تاثیر خطای مقایسه کننده را کاهش دهد. در مبدل فولدینگ نقش اصلی این بلوک کاهش تعداد مقایسه کننده ها است.



شکل ۳-۲ مدل کلی یک مبدل موازی

در مبدل فولدینگ هر مقایسه کننده تعدادی از تغییر حالت های خروجی را ایجاد می کند در حالیکه در مبدل فلاش هر مقایسه کننده تنها یکی از تغییر حالت های خروجی را می سازد. در حالت کلی، حداقل تعداد مقایسه کننده ها در یک مبدل  $N$  بیتی موازی برابر  $N$  است. برای چنین حالتی، طراحی یک بلوک پیش پردازش می تواند بصورتی انجام گیرد که یک مقایسه کننده مستقیماً بیت  $MSB$  را استخراج کند. مقایسه کننده بعدی بیت  $MSB-1$  را بسازد و به همین ترتیب بیت های پایین تر ساخته شوند. لازم به ذکر است که در صورتی که فرمت خروجی کد باینری<sup>۱</sup> باشد، بیت های مختلف تغییر حالت های مشترک زیادی خواهند داشت در هرحالی که در فرمت کد گری<sup>۲</sup> در هیچ زمانی دو بیت خروجی بصورت همزمان تغییر حالت نمی دهند. برای یک مبدل با کد گری، مقایسه کننده ای که بیت  $LSB$  را می سازد می تواند حداقل  $N-1$  تغییر حالت به ازای ورودی های  $\Delta, 3\Delta, \dots, 2^{N-1}\Delta$  داشته باشد.

همانگونه که اشاره شد یکی از کاربردهای پیش پردازش آنالوگ می تواند کاهش تاثیر خطای مقایسه کننده ها در ورودی باشد ولی از سوی دیگر محدودیت دقیق پیاده سازی بلوک پیش پردازش آنالوگ

<sup>1</sup> Binary Code


<sup>2</sup> Gray Code

خود می تواند منشاء بروز خطأ باشد. از طرف دیگر این بلوک با ایجاد تاخیر در مسیر سیگنال بخصوص ایجاد رفتارهای غیرخطی می تواند محدودیت سرعت تبدیل را به دنبال داشته باشد [۲۸].

#### ۴-۲ ساختارهای متداول

این بخش را با بررسی سه ساختار متداول یعنی فلاش، درون یابی (ایترپولاسیون) و فولدینگ که هر سه جزو ساختارهای شیب یکسان<sup>۱</sup> هستند، آغاز می کنیم:


در این سه ساختار معمولاً مسیرها شیب یکسان دارند و عمدهاً مراجع مسیرها را از یکدیگر متمایز می کنند. مبدل فلاش ساده ترین ساختار یک مبدل شیب یکسان است که همه  $2^{N-1}$  مسیر آن شیب واحد دارند و  $2^{N-1}$  مرجع مختلف آنها را از یکدیگر تفکیک می کند. در شکل ۴-۲ یک مبدل فلاش ۳ بیتی دیده می شود.



شکل ۴-۲ مبدل فلاش ۳ بیتی

<sup>1</sup> Equal-Slope Structures

ساختار یک مبدل درون یابی (اینترپولاسیون) در شکل ۵-۲ نشان داده شده است. تعداد مقایسه کننده ها برابر تعداد مقایسه کننده های یک مبدل فلاش با تعداد بیت مشابه است. ولی چنانچه مسیرهایی که گره ورودی را به گره های میانی ارتباط می دهند بهره بزرگتر از واحد داشته باشند، مقایسه کننده هایی با دقت کمتر نیز می توانند جوابگو باشند.



شکل ۵-۲ مبدل ۳ بیتی با ضریب درون یابی <sup>۴</sup>


مبدل فولدینگ نیز می تواند به عنوان یک مبدل شیب یکسان در نظر گرفته شود به این معنی که در قسمت مبدل ریزگام<sup>۱</sup> شیب ها با یکدیگر برابرند و در قسمت مبدل فرعی (درشت گام<sup>۲</sup>) نیز مشابه مبدل فلاش همه مسیرها شیب واحد دارند.

در حالت کلی  $N_1$  بیت از مبدل ریزگام و  $N_2$  بیت از مبدل درشت گام استخراج می شود. در حالت فرضی که تنها یک بیت توسط مبدل ریزگام ساخته شود، ساختار مبدل فولدینگ ایده آل و غیرایده آل مشابه خواهند بود ولی برای تعداد بیت های بالاتر، این دو ساختار متفاوت خواهند بود.

---

<sup>1</sup> Fine ADC

<sup>2</sup> Coarse ADC



شکل ۲-۶ مبدل فولдинگ ۳ بیتی (۱ بیت از مبدل ریزگام و ۲ بیت از مبدل درشت گام)

می توان نشان داد که در مبدل فولдинگ غیرایده آل، عملاً از تعدادی مبدل فولдинگ ایده آل یک بیتی استفاده می شود و تفاوت عمدی این دو ساختار چنانچه خواهیم دید در حساسیت متفاوت به شبیب و تعداد متفاوت تقویت کننده ها است.

برای مبدل شکل ۲-۶، رابطه ورودی خروجی برای بخش فولдинگ می تواند بصورت زیر محاسبه شود. با فرض آنکه هر گره مشخصه ای مشابه شکل ۱-۲-آ داشته باشد (=مبدل ایده آل)، بین هر دو نقطه شکست متوالی، خروجی (=ورودی مقایسه کننده) یکتابع خطی از ورودی خواهد بود.

$$out = (-1)^i a(x - V_{refi}) + \sum_{k=1}^{i-1} (-1)^k L_k^+ + \sum_{k=i}^{2^{N_2}-1} (-1)^k L_k^- \quad i = 1 : 2^{N_2} + 1 \quad (3-2)$$

در رابطه بالا:


$$(i-1)\Delta_1 - R \leq x \leq i\Delta_1 - R \quad (4-2)$$

$$\Delta_1 = \frac{2R}{2^{N_2}} \quad (5-2)$$

$$a = \frac{2L}{\Delta_1} = 2^{N_2} \cdot \frac{L}{R} \quad (6-2)$$

$$V_{refi} = -R + (i - 1/2)\Delta_1 \quad (7-2)$$

در شکل ۷-۲ نحوه ساخته شدن سیگنال تا شده (فولدینگ) با استفاده از سیگنال هایی با شیب برابر و مراجع متفاوت نمایش داده شده است.



شکل ۷-۲ ساختن سیگنال فولدینگ با ساختار شیب یکسان

ذکر این نکته لازم است که در این ساختار هر مسیر مبدل فولدینگ برای  $\frac{1}{2^{N_2} + 1}$  ام از محدوده ورودی در رژیم خطی قرار می گیرد.

## ۵-۲ حساسیت به خطاهای

ساختارهای مختلف از دیدگاههای متفاوت می توانند با یکدیگر مقایسه شوند که از آن میان پیچیدگی و حساسیت از معیارهای اصلی به شمار می روند. پیچیدگی معرف تعداد پارامترهایی است که در یک ساختار در ایجاد خروجی سهیم هستند و حساسیت میزان دقت لازم برای ساختن هر پارامتر را مشخص می کند.

در حالت کلی یک بده بستان<sup>۱</sup> بین این دو مشخصه قابل تشخیص است. هر چه تعداد پارامترهای سازنده خروجی کمتر باشد، دقیق‌تری برای هر پارامتر مورد نیاز خواهد بود. معیار پیچیدگی به صورت کمی با تعداد گره‌ها، تعداد مسیرهای میانی و تعداد مسیرهای مشعب از یک گره (بار گره) قابل بیان است. در دنباله روشی برای بیان کمی حساسیت نیز معرفی می‌شود.

به منظور داشتن معیار عددی از حساسیت، ابتدا خطای ورودی را بصورت تفاوت مقدار ورودی که تغییر حالت  $n$  ام خروجی را ایجاد می‌کند و مقدار ایده آل آن، تعریف می‌کنیم.

$$\Delta x_n = x_n - x_{n0} \quad n = 1, 2, 3, \dots, 2^N - 1 \quad (8-2)$$

که در این رابطه  $\Delta x_{n_0}$  مقدار ایده آل ورودی مربوط به تغییر حالت  $n$  ام در خروجی و  $\Delta$  مقدار ورودی معادل یک  $LSB$  است.

مقدار نرمالیزه  $\Delta x_n$  همان میزان غیرخطی بودن انتقرا (INL) به ازای تغییر حالت  $n$  ام خروجی است.

$$INL_n = \frac{\Delta x_n}{\Delta} \quad n = 1, 2, 3, \dots, 2^N - 1 \quad (9-2)$$

در حالت کلی خطای خروجی تابعی از خطای در عواملی مثل شبیه‌ها، مقادیر اشباع و مراجع است.

اگر ارتباط هر عامل  $P$  و مقدار ایده آل آن عامل بصورت زیر تعریف شود:

$$P = P_0 + \Delta P = P_0(1 + e_P) \quad (10-2)$$

ارتباط بین خطای خروجی (INL) و خطای عوامل بصورت زیر محاسبه می‌گردد:

$$INL_n = SUM(S_{P_n} e_P) \quad (11-2)$$

$$S_{P_n} = \frac{\frac{\Delta x_n}{\Delta}}{\frac{\Delta P}{P_0}} = n \frac{\frac{\Delta x_n}{\Delta}}{\frac{P_0}{\Delta P}} \quad (12-2)$$

<sup>1</sup> Trade off

در رابطه بالا  $S_{P_n}$  ضریب حساسیت نسبت به پارامتر  $P$  است که به صورت نسبت خطای نرمالیزه خروجی به خطای نسبی  $P$  با فرض ایده آل بودن باقی عوامل تعریف می شود. توجه به این نکته لازم است که  $S_{P_n}$  تابعی است از پارامتر  $P$  و همچنین کد خروجی (که با  $n$  مشخص شده). همچنین از آنجا که خطای  $INL$  بصورت نرمالیزه به  $LSB$  بیان می شود و نه به مقدار مطلق  $x_0$  ضرایب حساسیت نیز برهمین اساس تعریف می شوند.

ضرایب حساسیت نسبت به پارامترها می توانند در تعیین میزان حساس بودن یک ساختار مورد استفاده قرار گیرد. اگر تمامی منابع خطای بصورت متغیرهای تصادفی با میانگین صفر در نظر گرفته شوند، خطای  $INL$  نیز یک متغیر تصادفی خواهد بود که انحراف معیار آن بصورت زیر بدست می آید:

$$\sigma_{INLn} = \sqrt{\sum S_{Pn}^2 e_p^2} \quad (13-2)$$

در رابطه بالا  $S_{P_n}$  ضریب حساسیت عامل  $P$  بصورت تابعی از  $n$  است. برای یک مبدل فلاش، تنها عامل خطای خروجی، خطای در مقادیر مرجع (افست ها) است. (خطای مقایسه کننده ها نیز می توانند مستقیماً با این خطای ترکیب شود). هر مقدار جابجایی در مرجع  $n$  ام (نرمالیزه به مقدار یک  $LSB$ )، همان مقدار جابجایی در تغییر حالت  $n$  ام خروجی ایجاد می کند و بر مابقی تغییر حالت های خروجی هیچ تاثیری نخواهد داشت. بنابراین ضرایب حساسیت به مراجع بصورت زیر بدست می آید:

$$|S_{ref_{kn}}| = \begin{cases} 0 & n \neq k \\ 1 & n = k \end{cases} \quad (14-2)$$

و  $k$  در رابطه بالا هر دو بین ۱ و  $2^{N-1}$  تغییر می کنند.

برای مبدل درون یابی اگر ضریب درون یابی را  $I$  در نظر بگیریم، تعداد تقویت کننده های لازم برای

یک مبدل  $N$  بیتی از رابطه زیر محاسبه می شود:

$$N_A = \frac{2^N}{I} + 1 \quad (15-2)$$

در این مبدل عوامل خطای عبارتند از خطای در مقادیر مرجع، عدم تطابق ضرایب تقویت و بالاخره خطای

در ضرایب درون یابی. برای بدست آوردن ضرایب حساسیت، ابتدا رابطه ورودی خروجی را

بصورت زیر بدست می آوریم:

$$out = a_i(x_n - ref_i)b_{in} + a_{i+1}(x_n - ref_{i+1})(1 - b_{in}) \quad (i-1)I \leq n \leq iI-1 \quad (16-2)$$

در رابطه بالا:

$$ref_i = \frac{i-1}{N_A-1}R = I.(i-1)\Delta \quad 1 \leq i \leq N_A \quad (17-2)$$

$$b_{i,n} = \frac{I.i-n}{I} \quad 1 \leq i \leq N_A, 1 \leq n \leq 2^N-1 \quad (18-2)$$

و  $a_i$  ضریب تقویت کننده  $i$  ام است. ضرایب حساسیت این مبدل بصورت زیر محاسبه می شود:


$$\left| S_{ref_i, n} \right| = \begin{cases} 0 & i \leq k-2 \\ \frac{j}{I} & i = k-1 \\ \frac{I-j}{I} & i = k \\ 0 & i > k \end{cases} \quad (19-2)$$

$$\left| S_{a_k, n} \right| = \begin{cases} 0 & i \leq k-2 \\ \frac{j(I-j)}{I} & k-2 < i \leq k \\ 0 & i \geq k \end{cases} \quad (20-2)$$

$$|S_{b_k,n}| = \begin{cases} 0 & i < k \\ (I - j) & i = k \\ 0 & i > k \end{cases} \quad (21-2)$$

در روابط بالا  $n=I(i-I)+j$  است و  $i$  و  $k$  هر دو بین ۱ و  $M$  تغییر می کنند.

اکنون به بررسی مبدل فولدینگ را از نظر حساسیت می پردازیم. یک مبدل فولدینگ ایده آل  $N$  بیتی که  $N_1$  بیت از مبدل دقیق و  $N_2$  بیت از مبدل درشت گام استخراج می شود، در عمل یک مبدل دو طبقه است. نمونه ای از این مبدل با  $N_1=2$  و  $N_2=3$  بیت مشابه شکل (۸-۲) است.



شکل ۸-۲ مبدل فولدینگ ایده آل

برای این رابطه ورودی خروجی در هر یک از نقاط تغییر حالت خروجی بصورت زیر محاسبه می شود:

$$out = a_i(x_n - V_{refi}) + \sum_{m=1}^{i-1} (-1)^m L_m^- + \sum_{m=i+1}^{2^{N_2}} (-1)^m L_m^+ \quad i = 1 : 2^{N_2} \quad (22-2)$$

در رابطه بالا  $n=i \cdot 2^{N_1} + j$  است. ضرایب حساسیت این مبدل به ترتیب زیر بدست می آید:

$$\left| S_{ref_{k,i}} \right| = \begin{cases} 0 & i \neq k \\ 1 & i = k \end{cases} \quad (23-2)$$

$$\left| S_{ref_{l,j}} \right| = \begin{cases} 0 & l \neq j \\ 1/a_0 & l = j \end{cases} \quad (24-2)$$

$$\left| S_{L_{k,i}} \right| = \begin{cases} 2^{N_1-1} & i \neq k \\ 0 & i = k \end{cases} \quad (25-2)$$

$$\left| S_{a_{k,i}} \right| = \begin{cases} 0 & i \neq k \\ j & i = k \end{cases} \quad (26-2)$$

در روابط بالا  $k$  و  $i$  بین  $1 - 2^{N_1}$  و  $j$  و  $l$  بین  $1 - 2^{N_2}$  تغییر می کنند.

رابطه (26-2) نشان می دهد که اگر چه وجود بهره طبقه فولدینگ ایده آل حساسیت به مراجع طبقه

دوم (مبدل فلاش) را به نسبت  $a_0$  کاهش داده است، ولی دامنه تاثیر خطا در مراجع طبقه دوم به

نسبت یک فلاش معمولی افزایش یافته است. به عبارت دیگر خطا در یکی از مراجع یک فلاش

معمولی تنها روی یک کد خروجی تاثیر می گذارد در حالیکه همان میزان خطا در یکی از مراجع

فلاش بعد از فولدینگ  $2^{N_2}$  کد خروجی را با خطایی به نسبت  $I/a_0$  کمتر مواجه می سازد.

در مورد مبدل فولدینگ غیرایده آل، بجای یک مبدل دو طبقه با تعدادی مبدل یک طبقه موازی

سروکار داریم که هر یک تعدادی از  $2^{N_2}$  تغییر حالت های لازم را استخراج می کنند. برای این مبدل

ضرایب حساسیت مطابق روابط زیر خواهد بود:

$$\left| S_{ref_{k,i}} \right| = \begin{cases} 0 & i \neq k \\ 1 & i = k \end{cases} \quad (27-2)$$

$$\left| S_{a_k,i} \right| = \begin{cases} 0 & i \neq k \\ 1 & i = k \end{cases} \quad (28-2)$$

$$\left| S_{L_k,i} \right| = \begin{cases} 2^{N_1-1} & i \neq k \\ 1 & i = k \end{cases} \quad (29-2)$$

در روابط بالا  $j=n.i.2^{N_1}+i.2^{N_2}$  است که برای هر یک از مبدل های موازی ز عدد ثابتی است.


در مورد رابطه (28-2) ذکر این نکته لازم است که در مواردی که ورودی و مرجع ابتدا از یکدیگر کم شوند و سپس تقویت شوند و مقدار تقویت شده با صفر مقایسه شود (که معمولاً در عمل چنین

است)، حساسیت به شب تقویت صفر خواهد بود. همچنین رابطه (29-2) با فرض  $a_0 = \frac{2^{N_2}L}{R}$  بدست آمده است و با افزایش  $a_0$  حساسیت کاهش می یابد.

## ۶-۲ ساختارهای دیگر

همانگونه که در قسمت های قبل اشاره شد، با ایجاد تغییر در بلوک پیش پردازش آنالوگ می توان به ساختارهای متفاوتی رسید. در دنباله، سه ساختار از این دست را معرفی خواهیم کرد.

یک روش برای تحقق بخشیدن به یک مبدل موازی، استفاده از مسیرهایی با شب های مختلف است در حالت حدی، همه این مسیرها مرجع یکسان دارند. هیچ یک از مبدل های شناخته شده از این روش استفاده نمی کنند. شکل ۹-۲ یک مبدل سه بیتی با استفاده از این ساختار را نشان می دهد.



شکل ۹-۲ ساختار مرجع - یکسان

با فرض اینکه گروه های میانی مشخصه ای مشابه شکل ۲-۱- آ داشته باشند، ضرایب  $a_k$  و  $b_k$

بصورت زیر بدست می آیند

$$a_k = \frac{2L}{2R} \frac{m}{k} \quad k = 1:m \quad (30-2)$$

$$b_k = \begin{cases} 2k (-1)^{k+1} & k = 1:m-1 \\ k (-1)^{k+1} & k = m \end{cases} \quad (31-2)$$

که در روابط بالا  $m=2^{N-1}$  تعداد مسیرهای موازی است. در هر زیر محدوده خطی، خروجی می تواند


به عنوان تابعی خطی از ورودی بصورت زیر نوشته شود:

$$out = \sum_{k=|i|+1}^m a_k b_k x + \sum_{k=0}^{|i|} b_k L_k \quad i\Delta - \Delta/2 \leq x \leq i\Delta + \Delta/2 \quad (32-2)$$

چگونگی عملکرد این ساختار با استفاده از شکل ۱۰-۲ بهتر مشخص می شود. در این شکل مشخصه

ای مشابه با آنچه در شکل ۷ توسط ساختار شبیه یکسان ساخته شده بود با ساختار مرجع - یکسان

ساخته شده است.



شکل ۱۰-۲ ساختن مشخصه فولدینگ با استفاده از مشخصه بایاس یکسان

در این ساختار، ناحیه فعال (خطی) مسیرهای متفاوت یکسان نیست. همانگونه که در شکل می‌توان دید، مسیر بالایی تنها در بخش کوچکی از محدوده ورودی فعال است و هرچه به سمت مسیرهای پایین پیش می‌رویم ناحیه خطی گسترش می‌یابد تا بالاخره مسیر انتهایی در تمامی محدوده در ناحیه خطی قرار دارد. با مقایسه شکلهای ۷ و ۱۰ مشخص می‌شود که مشخصه فولدینگ با استفاده از ساختار مرجع – یکسان با تعداد گره کمتر و بدون نیاز به مراجع متفاوت ساخته می‌شود. با انجام محاسبات حساسیت، ضرایب حساسیت این ساختار بصورت زیر بدست می‌آید

$$\left| S_{a_k,n} \right| = \begin{cases} 0 & n' \geq k \\ 2n & n' < k < m \\ n & k = m \end{cases} \quad (33-2)$$

$$\left| S_{b_k,n} \right| = \begin{cases} 4k & n' \geq k \\ 2n & n' < k < m \\ n & k = m \end{cases} \quad (34-2)$$

$$\left| S_{L_k,n} \right| = \begin{cases} 4k & n' \geq k \\ 0 & n' < k \end{cases} \quad (35-2)$$

در روابط بالا  $n=0.5(n+I)$  است. از این روابط مشخص است که در این ساختار حساسیت بیشتری نسبت به ساختار شیب یکسان وجود دارد [۲۹]. علت را می‌توان اینگونه توضیح داد که در ساختار معمول شیب یکسان، عامل تعیین کننده دقت مراجع هستند که در طول محدوده پراکنده شده‌اند و به ازای ورودی معادل هر کد خروجی، مرجعی در همان مقدار یا در نزدیکی آن قرار دارد که دقت کد را تعیین می‌کند. ولی در ساختار مرجع یکسان، همه مراجع در یک نقطه جمع شده‌اند و محل تغییر حالت‌های خروجی از این نقطه و توسط شیب‌ها تعیین می‌گردد. وجود خطای در شیب‌ها روی تعدادی از تغییر حالت‌ها تاثیر می‌گذارد و هر چه فاصله ورودی معادل این تغییر حالت‌تا نقطه مرجع مشترک بیشتر باشد، تاثیر خطای شیب روی خطای خروجی بیشتر خواهد بود.


یک امتیاز مبدل شکل ۹-۲ آن است که تعداد مقایسه کننده‌های آن حداقل تعداد ممکن است. فرمت خروجی دیجیتال در این مبدل بصورت کد گری<sup>۱</sup> است که می‌تواند در یک دکودر به کد باینری<sup>۲</sup> تبدیل شود.

یک ساختار دیگر برای مبدل موازی در شکل ۱۱-۲ دیده می‌شود. در این ساختار که از نوع شیب یکسان محسوب می‌شود، تعداد گره‌ها برابر ساختار مرجع یکسان شکل ۹-۲ است و امتیاز حداقل بودن تعداد مقایسه کننده‌ها و فرمت خروجی دیجیتال نیز مشابه همان مبدل است.

---

<sup>1</sup> Gray Code

<sup>2</sup> Binary Code



شکل ۱۱-۲ ساختار یکسان با حداقل مقایسه کننده

ضرایب حساسیت این مبدل بصورت زیر محاسبه می شوند:


$$|S_{ref_{k,n}}| = \begin{cases} 0 & n' \neq k \\ 1 & n' = k \end{cases} \quad (36-2)$$

$$|S_{a_{k,n}}| = \begin{cases} 0 & n' \neq k \\ 1 & n' = k \end{cases} \quad (37-2)$$

$$|S_{L_{k,n}}| = \begin{cases} 1/2 & n' \neq k \\ 0 & n' = k \end{cases} \quad (38-2)$$

همانگونه که از این روابط مشخص است، حساسیت این مبدل نسبت به پارامترهای مختلف نسبتاً پایین است.

یک ساختار پیشنهادی دیگر برای مبدل موازی در شکل ۱۲-۲ دیده می شود. در این ساختار تعداد گره های لازم برای استخراج بیت  $LSB$  در یک مبدل  $N$  بیتی برابر  $2^{N-2}$  است.



شکل ۱۲-۲ یک ساختار مبدل موازی (آ) نحوه استخراج بیت پایین در حالت کلی (ب) مبدل سه بیتی کامل

گرچه بیت‌های بالاتر از همین گره‌ها قابل استخراج نیستند، تعداد کل گره‌های لازم باز هم بالاتر از ساختارهای قبلی نیست با این تفاوت که تعداد گره‌های تعیین کننده هر بیت نصف تعداد آنها در ساختارهای قبلی است.

مقادیر مراجع و اشباع گره‌ها برای یک مبدل  $N$  بیتی از روابط زیر محاسبه می‌شود:

$$b_0 = -\frac{2^{N-1} - 1}{2^N} R \quad (39-2)$$

$$b_k = -\frac{R}{2^{N-1}} (4k - 3) \quad k = 1 : 2^{N-2} \quad (40-2)$$

$$L = \frac{R}{2^{N-2}} \quad (41-2)$$

برای حالتی که مشخصه گره ها دو طرفه باشد، مقدار بهره مسیرهای غیرواحد و حتی غیرخطی بودن آنها تاثیری روی دقت مشخصه نخواهد داشت. ضرایب حساسیت این ساختار بصورت زیر محاسبه می شود:

$$\left| S_{b_{0,n}} \right| = \begin{cases} 1 & n = 2k + 1 \\ 1/a & n = 2k \end{cases} \quad (42-2)$$

$$\left| S_{b_k,n} \right| = \begin{cases} 1 & n' = k \\ 0 & n' \neq k \end{cases} \quad (43-2)$$

$$\left| S_{L_k,n} \right| = \begin{cases} 0 & n' = k \\ 1 & n' \neq k \end{cases} \quad (44-2)$$

در روابط بالا است  $n' = 0.25(n+1)$ . یک مبدل جریانی با ساختاری مشابه این ساختار در مرجع [۳۰] معرفی شده است.

## ۷-۲ مقایسه ساختارها

به عنوان جمع بندی و مقایسه ای از ساختارهای ارائه شده، مشخصات مربوط به این ساختارها برای تحقیق یک مبدل ۸ بیتی در جدول ۱-۲ با یکدیگر مقایسه شده است.

در حالت کلی انتخاب و مقایسه براساس جدول فوق بایستی با توجه به ملاحظات عملی صورت گیرد. به عنوان مثال به نظر می رسد از نظر سادگی و حساسیت به مراجع مبدل فلاش نسبت به بقیه برتری دارد ولی علی رغم این برتری تعداد زیاد مقایسه کننده (=توان مصرفی)، تعداد زیاد اتصالات به گره ورودی (=بارخازنی) و حساسیت به مرجع مقایسه کننده ساخت این مبدل برای درجه تفکیک بیش از ۶ بیت را غیرعملی می سازد. یا همانگونه که اشاره شد حساسیت به شب و مقادیر اشباع در مبدل مرجع یکسان بسیار زیاد است ولی چنانچه هدف طراحی یک مبدل موازی بدون مراجع متتنوع باشد، این ساختار تنها گزینه خواهد بود.

لازم به ذکر است که این ساختار و ساختارهای دیگر بصورت دو یا چند طبقه نیز قابل پیاده سازی است. پیاده سازی مبدل مرجع یکسان بصورت دو طبقه می تواند باعث کاهش همزمان تعداد تقویت کننده ها و حساسیت گردد. دو مبدل ردیف های آخر از نظر حساسیت و تعداد مقایسه کننده بسیار جذاب هستند ولی ایراد عمدۀ آنها تعداد اتصالات زیاد به ورودی و تعداد نسبتاً زیاد تقویت کننده هاست.

جدول ۲-۱ مقایسه مبدل های موازی از نظر پیچیدگی و حساسیت

ساختار	تعداد مقايسه کننده ها	تعادل گره های خطی	مبدل اتصالات به خروجی گره خطی	مبدل آنفالات به گروه ورودی	مبدل حساسیت به مرتبه نونه	مبدل حساسیت به شیوه	مبدل حساسیت به فناوری اشیاع	مبدل حساسیت به ضرب درون یابی	حساسیت به مرتبه مقایسه گر
فلash	۲۵۵	صفر	صفر	۲۰۰	۱	-	-	-	۱
فلاش با درون یابی	۲۵۵	۳۳	۷۱۵	۳۳	۱	۸	۲	-	۱/a
F=8 آله آل	۴۰	۳۲	۸	۷۱۵	۱	۸	۲۲	۱۶	۱/a
N <sub>1</sub> =5 N <sub>2</sub> =3	۴۰	۲۵۶	۱	۲۵۹	۱	۲۰۰	۱۱۰	۱۶	۱/a
فولدینگ با درون یابی ۸	۴۰	۳۲	۱۵	۳۵	۱	۲	۱۶	۸	۱/a
مرجع یکسان	۸	۱۲۸	۸	۱۲۸	۵۱۰	۵۱۲	-	-	1/a
شیب یکسان با خروجی گری	۸	۱۲۸	۸	۱۲۸	۱	۱	-	-	1/a
موازی بامسیر مستقیم ورودی به خروجی	۸	۱۷	۱	۱۳۴	۱	صفر	صفر	-	1/a

از این بررسی و نتایج جدول می توان نتیجه گرفت ساختار فولدینگ، با درون یابی ۸ از نظر پیچیدگی و حساسیت در بین ساختارهای دیگر جزو گزینه های نخست است. در نظر گرفتن ملاحظات دیگری مثل سرعت و تاخیر نیز این انتخاب را تایید می کند.

## فصل ۳ مبدل آنالوگ به دیجیتال فولدینگ با درون یابی

### ۱-۳ مقدمه

استفاده از مبدل های فولدینگ با درون یابی یک روش موثر برای تبدیل سیگنالهایی با پهنای باند زیاد به دیجیتال با درجه تفکیک<sup>۱</sup> متوسط است. در مقایسه با مبدل فلاش، این مبدل ها تعداد مقایسه کننده کمتری دارند و در عین حال مزایای مبدل فلاش مثل سرعت بالا و تاخیر کم در آنها حفظ شده است. به دلیل کم شدن مقایسه کننده ها در ساختار فولدینگ، این ساختار انتخاب مناسبی برای طراحی مبدل مورد نظر در این پژوهش (با توان مصرفی پایین، دقت متوسط و سرعت بالا) به شمار می رود. کاهش تعداد مقایسه کننده ها از طریق استفاده از تقویت کننده های فولدینگ<sup>۲</sup> (یا "تا کننده ها") امکان پذیر می گردد. و استفاده از روش درون یابی تعداد این تقویت کننده را پایین نگاه می دارد. اگرچه مبدل های فولدینگ در ابتدا با تکنولوژی دو قطبی<sup>۳</sup> ساخته شدند[۳۱][۳۲]، امروزه اغلب مبدل های فولدینگ گزارش شده از تکنولوژی CMOS یا BiCMOS بهره می گیرند.

---


<sup>1</sup> Resolution

<sup>2</sup> Folding Amplifiers

<sup>3</sup>-Bipolar

## ۲-۳ مفهوم فولدینگ

ایده اصلی برای استفاده از روش فولدینگ این است که شکستن یک تبدیل  $N$  بیتی به دو تبدیل  $N_1$  بیتی و  $N_2$  بیتی بصورتیکه  $N_1+N_2=N$  باشد، مزایایی را به دنبال خواهد داشت. در مبدل های دو مرحله ای این کار به این ترتیب انجام می شود که در مرحله اول یک مبدل درشت گام<sup>۱</sup> سیگنال آنالوگ را با دقت  $N_1$  بیت کوانتیزه می کند و در مرحله بعد سیگنال کوانتیزه شده دوباره به آنالوگ تبدیل شده و از سیگنال اصلی کم می شود و حاصل تفریق (یا سیگنال باقیمانده<sup>۲</sup>) توسط مبدل ریز گام<sup>۳</sup> با دقت  $N_2$  بیت کوانتیزه می گردد (شکل ۳-۱-ب). در نهایت، مجموع پیچیدگی در مبدل  $N_1$  بیتی و  $N_2$  بیتی از یک مبدل  $N$  بیتی کمتر است، ولی در عین حال بلوک های مبدل دیجیتال به آنالوگ و تفریق کننده بر این پیچیدگی می افزایند.



شکل ۳-۱ (آ) بلوک دیاگرام مبدل دو مرحله ای (ب) شکل سیگنال باقیمانده

<sup>1</sup>-Coarse ADC

<sup>2</sup>-Residue


<sup>3</sup> Fine ADC

در روش فولدینگ سیگنال باقیمانده با استفاده از مدارهای آنالوگ ساخته می شود و نیاز به مبدل دیجیتال به آنالوگ و تفریق کننده را برطرف می سازد.


بلوک دیاگرام کلی روش فولدینگ در شکل ۲-۳ دیده می شود. سیگنال باقیمانده تولید شده توسط بلوک پیش پردازش آنالوگ مستقیماً به مبدل ریزگام اعمال می شود. با توجه به ماهیت تکرار شونده سیگنال باقیمانده، خروجی دیجیتال مبدل ریزگام نسبت به ورودی یک به یک نیست و برای تفکیک کدهای مشابه به مبدل درشت گام نیاز داریم.

به عبارت دیگر مبدل درشت گام ( $N_2$  بیتی) مشخص می کند سیگنال ورودی در کدام یک از  $2^{N_2}$  زیر ناحیه قرار دارد و مبدل ریزگام در هر زیرناحیه  $N_1$  بیت استخراج می کند. یک مزیت دیگر روش فولدینگ نسبت به روش دو مرحله ای این است که مبدل درشت گام و ریزگام در یک زمان و بصورت موازی عمل تبدیل را انجام می دهند.

در مقایسه با مبدل فلاش، همانگونه که در فصل ۲ توضیح داده شد، علاوه بر کاهش تعداد مقایسه کننده ها از  $I - 2^N$  به  $(2^{N_2} + 2^{N_1} - I)^2$ ، امکان در نظر گرفتن بهره در پیش پردازشگر آنالوگ نیز وجود دارد که این امر حساسیت به خطأ (افست) مقایسه کننده را کاهش می دهد.



شکل ۲-۳ بلوک دیاگرام یک مبدل فولدینگ



شکل ۴-۳ آ) مشخصه دندانه اره ای ب) مشخصه مثلثی

### ۳-۳ پیاده سازی مشخصه فولدینگ

#### ۱-۳-۳ پیاده سازی مشخصه فولدینگ ایده آل

همان گونه که در فصل ۲ اشاره شد، ساختن مشخصه شکل ۳-ب با فرض داشتن المانی با مشخصه شکل ۲-۱-آ به شیوه های مختلف امکان پذیر است. مسئله عمده ای که در پیاده سازی مشخصه خطی اشباع شونده مطابق شکل ۲-۱-آ وجود دارد، آن است که در مردمارهایی که در عمل دارای مشخصه خطی اشباع شونده هستند معمولاً در نزدیکی مرز اشباع مشخصه از حالت خطی خارج می شود و به عبارت دیگر پدیده اشباع به تدریج و نه در یک نقطه اتفاق می افتد.

این امر باعث می شود شکل موج مثلثی شکل ۳-۳-ب به یک شکل شبیه سینوسی (که در همان شکل با نقطه چین مشخص شده است) تبدیل شود. با استفاده از ضرایب حساسیت محاسبه شده در رابطه (۱۸-۲)، اگر میزان غیرخطی بودن به اندازه ای باشد که در نقطه شکست خروجی به جای  $L$  مقدار ( $L-\Delta L$ ) را داشته باشد، تغییر حالت خروجی از  $x_{n_0}$  به اندازه  $\Delta x$  جابجا می شود:

$$\Delta x = \frac{\Delta L}{a} = \frac{\Delta L}{2^{N_2}} \frac{R}{L} \quad (1-3)$$

در این رابطه  $2R$  محدوده ورودی،  $L$  مقدار اشباع و  $a$  شیب مشخصه است. با محاسبات مشابه مبحث


حساسیت، می توان خطای  $INL$  ناشی از افت بهره را بصورت زیر بدست آورد:

$$INL = \frac{\Delta x}{x} = \frac{\Delta L}{L} \cdot 2^{N_1-1} \quad (2-3)$$

از رابطه بالا مشخص است چنانچه بخواهیم خطای خروجی ناشی از این عامل از  $5LSB$ . بیشتر

نشود، انحراف خروجی نسبت به مقدار ایده آل نباید از  $\frac{R}{2^{N_1}}$  بیشتر شود.

یکی از روش‌های ارائه شده برای پیاده سازی مشخصه فولدینگ ایده آل در شکل ۵-۳ دیده می شود[۳۳]. این پیاده سازی با فرض ورودی جریان و خروجی ولتاژ انجام شده است و در آن جریانهای مرجع  $I$  از ورودی کم می شود. تا جایی که جریان ورودی به هر سلول از  $I$  کمتر است، مقدار باقی مانده تا  $I$  توسط ترانزیستور تأمین می شود و با گذشتن از مقدار  $I$ ، اضافه جریان از طریق دیود به سلول بعدی انتقال می یابد.




شکل ۵-۳ پیاده سازی مشخصه فولدینگ با دیود و ترانزیستور

چنانچه منابع جریان بکار رفته امپدانس خروجی بالای داشته باشند، مشخصه ایده آل با تقریب خوبی قابل پیاده سازی است ولی ایراد اساسی آن نیاز به سوینگ<sup>۱</sup> زیاد در ورودی به علت افت ولتاژ روی دیودها است که عملاً پیاده سازی آن را در رژیم های ولتاژ پایین ناممکن می سازد.

یکی دیگر از راههای پیاده سازی مشخصه خطی اشباع شونده استفاده از آئینه های جریان برای ساختن شیب های مختلف (از جمله شیب واحد)، استفاده از منابع جریان با امپدانس بالا برای ساختن مراجع و اتصال مسیرها برای ساختن جمع کننده است (شکل ۶-۳).

برای بالا بردن امپدانس خروجی منابع و آئینه های جریان می توان از ترانزیستورهای کسکود و یا از تکنیک استفاده از آپ امپ در حلقه فیدبک استفاده کرد [۳۴].



شکل ۶-۳ ساختن مشخصه خطی اشباع شونده با سیگنال های جریانی

هرچند دقت این روش را با تکنیک های بالا و نیز با افزایش طول (و عرض) کانال ترانزیستورها می توان افزایش داد، سرعت عملکرد آن محدود است. آئینه های جریان معمولاً پهنای باند قابل قبولی دارند ولی در این ساختار در زمانهایی مقدار جریان یک گره به صفر می رسد که این امر زمان شارژ و دشارژ حافظ آن گره را به میزان غیرقابل قبولی افزایش می دهد. مخصوصاً که برای رسیدن به دقت


<sup>۱</sup>-Swing

قابل قبول (بخصوص در مورد نسبت تبدیل آئینه های جریان) سطح ترانزیستورها باید بزرگ در نظر گرفته شود که به افزایش خازن گره ها منجر می گردد. یک راه برای مقابله با کاهش سرعت این است که جریان ثابتی را به گره ها تزریق کرد و به عبارت دیگر مشخصه را بصورتی شیفت داد که جریان هیچ گره ای به صفر نرسد که البته این راه به قیمت افزایش توان مصرفی تمام خواهد شد. در مجموع، محدودیت های پیاده سازی مشخصه ایده آل باعث شده تا مبدل های فولدینگ در جهت تغییر ساختار به صورتی که حساسیت به دقت شبکه کاهش یابد، حرکت کنند.

### ۲-۳-۳ پیاده سازی مشخصه فولدینگ غیر ایده آل

در مبدل های فولدینگ عملی معمولاً از یک زوج دیفرانسیل برای پیاده سازی مشخصه خطی اشباع شونده استفاده می شود. جریان های خروجی زوج های مختلف براحتی می توانند در جهت های مختلف (ثبت یا منفی) با یکدیگر جمع شوند و شیفت مشخصه ها با تغییر ولتاژ مرجع اعمال شده به یک ورودی هر زوج دیفرانسیل انجام می شود یک ورودی دیگر همه زوجها به ورودی وصل می شود (شکل ۳-۷).

چنانچه تعداد زوجهای دیفرانسیل زوج باشند، جریان خروجی بین صفر و  $I_{SS2}$  تغییر می کند. به عبارت دیگر مشخصه خروجی یکطرفه خواهد بود. اضافه کردن یک زوج دیفرانسیل در اینحالت باعث می شود مشخصه بصورت دو طرفه بین  $\pm I_{SS}$  درآید.



شکل ۷-۳ یک بلوک فولدینگ عملی با مشخصه غیرایده آآل

از آنجا که تعداد زوج های دیفرانسیل مورد نیاز به عدد ضریب فولدینگ و زوج است، ولتاژ مرجع این زوج کمکی می تواند خارج از محدوده اصلی در نظر گرفته شود و یا هر دو ورودی آن به دو ولتاژ مرجع دور از یکدیگر وصل شود که عملاً به معنی کم کردن یک  $I_{SS}$  ثابت از مشخصه یکطرفه خروجی است.


مدار فوق از کاستی هایی همچون مولفه مسترک خروجی با دامنه بزرگ نسبت به دامنه سیگнал تفاضلی، خازن بزرگ گره های خروجی و موارد دیگر که در دنباله به آنها اشاره خواهد شد برخوردار است. ولی پیش از پرداختن به این جنبه های مداری باید به مسئله مهم تر غیرخطی بودن مشخصه پرداخته شود.

در عمل قسمت میانی مشخصه زوج دیفرانسیل را علی رغم آنکه کل مشخصه چه تابعی دارد (درجه دو یا تانزانت هیپربولیک [۳۵]), با تقریب خوبی می توان خطی در نظر گرفت. بنابراین اگر بجای پوشش دادن یک زیر محدوده با یک زوج دیفرانسیل آنرا با چند زوج دیفرانسیل پوشش دهیم، این امکان بوجود می آید که فقط از قسمت های خطی هر زوج استفاده کنیم. اگر نسبت قسمت خطی

### ۳-۴ درون یابی<sup>۱</sup>

پیاده سازی ساختار فولدینگ به گونه ای که در بالا توضیح داده شد با توجه به تعداد زیاد زوج های دیفرانسیل چنان توان مصروفی و سطح مدار را افزایش می دهد که در عمل به ندرت ممکن است مورد استفاده قرار گیرد. از این رو تعداد قابل توجهی از شکل موجهای فولدینگ موازی مورد نیاز از طریق درون یابی از چند سیگنال تولید شده ساخته می شوند.[۳۶]

شکل ۹-۳ اصول روش درون یابی را نشان می دهد. سه بلوک فولدینگ اصلی سه شکل موج شبه سینوسی می سازند و ۶ شکل موج دیگر با استفاده از تقسیم مقاومتی از این سه سیگنال ساخته می شود.



شکل ۹-۳ اصول روش درون یابی

روش درون یابی در عمل با دو مسئله جانبی همراه خواهد بود. نخست آنکه می توان نشان داد شرط آنکه سیگنال های ساخته شده با روش درون یابی دقیقاً مشابه سیگنال های اصلی حذف شده باشند

<sup>1</sup> Interpolation

(حداقل در محدوده عبور از صفر) آن است که شبی سیگنالهای مورد استفاده برای درون یابی ثابت باشد یا تغییرات به گونه‌ای باشد که تغییرات دیگری را جبران کند.


در عمل با توجه به افت بهره در دو انتهای مشخصه زوج های دیفرانسیل، درون یابی در این نواحی باعث جابجا شدن برخی از محل های عبور از صفر سیگنال های خروجی شبکه درون یابی می شود که میزان این خطأ به میزان انحراف شبی و نیز ضریب درون یابی بستگی دارد [۳۷]. همچنین با توجه به محاسبات فصل ۲ روش درون یابی حساسیتی به میزان انطباق بهره بلوک های فولدینگ ایجاد می کند. به عبارت دیگر اگرچه شکل و مقدار بهره بلوک ها روی خطای خروجی تاثیر نخواهد داشت، عدم یکسان بودن این بهره در دو بلوک مجاور باعث ایجاد خطأ در درون یابی می گردد. نکته دیگر که در روش درون یابی باید مورد توجه قرار گیرد، درون یابی در ابتدا و انتهای محدوده است. برای اینکه درون یابی در این دو بخش با دقت قابل قبول صورت گیرد، لازم است در خارج از محدوده نیز سیگنال های اصلی امتداد داشته باشند. این کار از طریق اضافه کردن ضریب فولدینگ (به عبارت دیگر اضافه کردن دو زوج دیفرانسیل در انتهای هر بلوک فولدینگ) صورت می گیرد.

### ۳-۴ درون یابی ولتاژی

استفاده از نردهان مقاومتی متدائل ترین روش برای درون یابی بین دو سیگنال از جنس ولتاژ است. تعداد مقاومت ها بین دو خروجی متوالی برابر ضریب درون یابی خواهد بود و مقدار مقاومت ها باید تا حدی که از محاسبه ضرایب حساسیت مشخص می شود (رابطه ۲-۲۰) با یکدیگر مساوی باشند. در صورتیکه میزان انحراف شبی مشخصه ها کاملاً مشخص و ثابت باشد، می توان با تغییر مقدار برخی از مقاومت ها خطای ذاتی ناشی از درون یابی را کاهش داد. هرچند در عمل چون میزان

انحراف شیب تابع عوامل متعددی است و با دقت قابل پیش بینی نیست، و از طرف دیگر ساخت مقاومت های مساوی نسبت به ساخت مقاومت هایی با نسبت غیر صحیح با اطمینان و دقت بیشتری انجام پذیر است، درون یابی غیر خطی می تواند بسادگی منجر به افزایش خطای ذاتی شود.

یکی از ایرادات درون یابی ولتاژی این است که مقاومت دیده شده از ورودی مقایسه کننده ها (= خروجی های طبقه درون یابی) یکسان نیست و به تدریج از خروجی ابتدایی تا خروجی میانی افزایش می یابد (شکل ۱۰-۳). این امر باعث ایجاد تاخیرهای ناهمگون در شبکه درون یابی و نیز افزایش نویز کیک بک<sup>۱</sup> مربوط به مقایسه کننده ها می گردد.



شکل ۱۰-۳ درون یابی ولتاژی

با اضافه کردن مقاومت سری در ورودی مقایسه کننده ها و کاهش تدریجی مقدار آنها از خروجی های ابتدایی و انتهایی بسمت خروجی میانی، می توان مقاومت همه مسیرها را یکسان (و البته برابر بیشترین مقدار مقاومت) نمود.[۳۸]


<sup>۱</sup>-Kick back Noise

### ۳-۴ درون یابی جریانی

اگر سیگنال های خروجی بلوک فولدینگ از نوع جریان باشد، می توان آنها را مستقیماً با استفاده از تعدادی آئینه جریان درون یابی کرد [۳۹]. به عبارت دیگر ضرایب:

$$b_j = \frac{j}{I} \quad j=1:I \quad (3-3)$$

توسط آئینه های جریان ساخته می شوند و سپس دو به دو با یکدیگر جمع می شوند. شکل ۱۱-۳ روشن دارای جریانی را برای  $I=2$  نشان می دهد.



شکل ۱۱-۳ درون یابی جریانی

### ۳-۵ دکودر دیجیتال

هر یک از مقایسه کننده های خروجی که تعداد آنها  $I^{2^N}$  است، در هر زیرمحدوده یک عبور از صفر را تشخیص می دهند و خروجی آنها به صورت کد ترمومتری<sup>۱</sup> است. برای تبدیل این کد به کد باینری<sup>۲</sup> می توان از تعدادی گیت XOR استفاده کرد. آرایش این گیت ها در شکل ۱۲-۳ برای حالت


<sup>1</sup> Thermometric Code

<sup>2</sup> Binary Code

$N_I=5$  نمایش داده شده است و رابطه ۳-۴، خروجی های باینری را بصورت تابع منطقی از

خروجی مقایسه کننده هادر حالت کلی نشان می دهد.

$$\begin{aligned}
 B_0 &= O_1 \oplus O_2 \oplus O_3 \oplus \dots \oplus O_{2^{N-1}} \\
 B_1 &= O_2 \oplus O_4 \oplus O_6 \oplus \dots \oplus O_{2^{N-1}} \\
 B_2 &= O_4 \oplus O_8 \oplus O_{16} \oplus \dots \oplus O_{2^{N-1}} \\
 &\vdots \\
 B_{N-1} &= O_{2^{N-1}} \oplus O_{2^{N-1}} \\
 B_N &= O_{2^{N-1}}
 \end{aligned} \tag{۴-۳}$$



شکل ۱۲-۳ آرایش دکودر دیجیتال

## ۶-۳ کاهش توان در مبدل فولدینگ

از آنجا که هدف اصلی از این پژوهش یافتن راهکارهایی برای پیاده سازی ساختار فولدینگ در ولتاژهای تغذیه پایین و با توان مصرفی کم است، در ابتدا سعی می کنیم عوامل موثر بر تعیین توان مصرفی (در شرایطی که فرکانس سیگنال ورودی و دقت مورد نیاز مشخص است) را بیابیم. به این منظور یک مبدل فولدینگ  $N$  بیتی فرضی را با ضریب فولدینگ  $F_F$  ضریب درون یابی  $I$ ، حداکثر فرکانس ورودی  $f_{max}$  و حداکثر خطای  $INL$  برابر  $e_0$  در نظر می گیریم. بلوک های فولدینگ مشابه شکل در نظر گرفته می شوند.

با توجه به روابط مربوط به میزان انطباق ترانزیستورها<sup>[۴۰]</sup> و با فرض اینکه خطای خروجی عمداً ناشی از عدم تطبیق ترانزیستورهای مربوط به زوچهای دیفرانسیل باشد می توان نوشت:

$$\sigma_{V_{off}} \approx \frac{A_{V_{th}}}{\sqrt{W \cdot L}} \quad (5-3)$$

که در این رابطه  $A_{V_{th}} = \gamma \cdot T_{ox}$  در هر تکنولوژی مقدار مشخصی دارد<sup>[۴۱]</sup> و  $W$  و  $L$  ابعاد ترانزیستورهای ورودی هستند. برای آنکه مطمئن باشیم خطای  $INL$  در بیش از ۹۹ درصد از موارد کمتر از  $e_0$  است باید داشته باشیم:

$$\frac{3 \cdot \gamma T_{ox}}{\sqrt{W \cdot L \cdot \Delta}} = \frac{3 \cdot \gamma T_{ox} \cdot 2^N}{\sqrt{W \cdot L} \cdot V_{FS}} \leq e_0 \quad \Rightarrow \quad W \cdot L \geq \frac{9 \cdot \gamma^2 T_{ox}^2 \cdot 2^{N+1}}{V_{FS} \cdot e_0} \quad (6-3)$$

در رابطه بالا  $V_{FS}$  محدوده تمام مقیاس ورودی<sup>۱</sup> است. با بررسی این رابطه مشخص است که تمام عوامل صورت سمت راست معادله با انتخاب تکنولوژی و تعداد بیت مشخص می شوند بنابراین هر چه مخرج بزرگ تر باشد، حداقل اندازه ترانزیستورها کوچکتر خواهد بود. به عبارت دیگر به ازای

<sup>1</sup> Full Scale Input Range

دقت مشخص هر چه محدوده ورودی بزرگتر شود، این دقต با ترانزیستورهای کوچکتری قابل دسترسی است.

بهره خروجی تا ورودی در هر یک از زیرمحدوده ها با توجه به جریان زوج های دیفرانسیل ( $I_{SS}$ )

بصورت زیر بدست می آید:

$$A = g_m R_{out} = \sqrt{k_n \left(\frac{W}{L}\right) I_{SS}} R_{out} \quad (7-3)$$

با فرض اینکه بخواهیم حداکثر محدوده خروجی برابر محدوده ورودی باشد، این بهره باید مقداری برابر  $F_F$  داشته باشد

$$A = g_m R_{out} = F_F \Rightarrow k_n \frac{W}{L} I_{SS} R_{out}^2 = F_F^2 \quad (8-3)$$

از طرف دیگر پاسخ فرکانسی این مدار عمدتاً با قطب گره های خروجی تعیین می شود. با توجه به غیرخطی بودن مدار می توان نشان داد در حالتی که از مدار نمونه برداری استفاده نشود، حداکثر فرکانسی که در گره خروجی ظاهر می شود برابر است با [۴۲]

$$f_{out_{max}} = \sqrt{2} \cdot F_F f_{in_{max}} \quad (9-3)$$

برای اینکه سیگنالی با این فرکانس در خروجی ایجاد اعوجاج نکند، قطب گره خروجی باید از مقدار مشخصی دورتر باشد. فرض کنیم:

$$\omega_{out} = \frac{1}{R_{out} C_{out}} = 2\pi \sqrt{2} F_F f_{in_{max}} \quad (10-3)$$

مجموع خازن پارازیتیک مربوط به درین<sup>۱</sup> زوج های دیفرانسیل است. از آنجا که هر خروجی به تعداد  $F_F$  ترانزیستور وصل است، می توان نوشت:

<sup>1</sup> Drain

$$C_{out} \approx F_F C_{GD} \approx F_F W C_0 \quad (11-3)$$

که در این رابطه  $C_0 \approx E C_j + 2C_{j_{SW}}$  در یک تکنولوژی مقدار مشخصی دارد. با ترکیب رابطه های

(۱۱-۳) و (۱۰-۳) و جای گذاری در (۳-۸) خواهیم داشت:

$$k_n \frac{W}{L} I_{SS} \frac{1}{(F_F W C_0 \cdot \sqrt{2} f_{in_{max}})^2} = F_F^2 \quad (12-3)$$

و جریان هر زوج بصورت زیر با ترکیب (۱۲-۳) و (۳-۶) بدست می آید:

$$I_{SS} = \frac{F_F^4 C_0^2 \cdot 2 f_{in_{max}}^2 W L}{k_n} = \frac{18 F_F^4 C_0^2 \gamma^2 T_{ox}^2 2^{N+1}}{k_n V_{FS} e_0} f_{in_{max}}^2 \quad (13-3)$$

با توجه اینکه برای ضریب درون یابی  $I$ ، تعداد کل زوجهای دیفرانسیل  $2^N/I$  است، جریان کشیده

شده از تغذیه برابر خواهد بود با:

$$I_{Vdd} = \frac{2^N}{I} I_{SS} \quad (14-3)$$

و در نهایت توان مصرفی خواهد بود:

$$P = I_{V_{DD}} V_{DD} = K_{Tech} \cdot K_{Design} \frac{1}{\eta_V} f_{in_{max}}^2 \quad (15-3)$$

در رابطه بالا:

$$K_{Tech} = \frac{C_0^2 \gamma^2 T_{ox}^2}{k_n} \quad (16-3)$$


$$K_{Design} = \frac{F_F^4 2^{N+1}}{e_0} \quad (17-3)$$

$\eta = V_{in}/V_{DD}$  راندمان ولتاژ است [۴۳] و هرچه محدوده ورودی به تغذیه نزدیکتر باشد، مقدار آن به ۱

نزدیک تر خواهد بود.

رابطه (۱۵-۳) نشان می دهد هرچه راندمان ولتاژ بیشتر باشد، به ازای حداقل فرکانس ورودی مشخص توان مصرفی کمتر خواهد بود و از طرف دیگر در توان مصرفی مشخص، ورودی تا فرکانس های بالاتری قابل افزایش است.

مشکلی که در افزایش محدوده ورودی مبدل فولیدینگ وجود دارد آن است که زوجهای دیفرانسیل ورودی برای آنکه در ناحیه خطی کار کنند، محدودیتی روی سطح پایین محدوده ورودی (در مورد ترانزیستورهای NMOS) یا روی سطح بالایی این محدوده (در مورد ترانزیستورهای PMOS) اعمال می کنند(شکل ۱۳-۳).



شکل ۱۳-۳ محدودیت محدوده ورودی

با توجه به شکل ۱۳-۳ می توان نوشت:

$$V_{in_{max}} = V_{DD} - (V_{GS1} + V_{OD}) = V_{DD} - V_{th} - 2V_{OD} \quad (18-3)$$

به عنوان مثال چنانچه  $V_{OD}=0.05^V$  و  $V_{th}=0.5^V$  و  $V_{DD}=1.5^V$  باشد:

$$V_{in_{max}} = 1.5 - 0.5 - 0.1 = 0.9 \quad (19-3)$$

هرچه به سمت تکنولوژی های جدیدتر پیش می رویم، با توجه به اینکه ولتاژ آستانه<sup>۱</sup> به میزانی کمتر از ولتاژ تغذیه کوچک می شود، محدودیت بالا خود را بیش تر نشان می دهد[۴۴]. همچنین اگر به منظور ایجاد امکان درون یابی در دو انتهای محدوده  $d$  زوج تفاضلی اضافه شود، در واقع محدوده قابل استفاده به نسبت  $\frac{F_F}{F_F + d}$  کوچک تر شده است.


### ۲-۶-۳ روش های موجود برای افزایش محدوده ورودی

تنها روش موثری که برای افزایش محدوده ورودی مورد استفاده قرار گرفته است، استفاده از سیگنال های دوطرفه یا دیفرانسیل در ورودی است. این کار در عمل محدوده ورودی را "افزایش" نمی دهد بلکه از محدوده موجود دوبار استفاده می کند. اینکار به دو صورت زیر گزارش شده است.

در روش اول یک بافر در ورودی کل مبدل قرار می گیرد که دو خروجی مستقیم و معکوس دارد (این بافر می تواند بافر خروجی مدار نمونه بردار باشد[۲۰]. ولتاژ مرجع اصلی نیز بصورت دو طرفه ( $V_{ref-}$ ) ساخته می شود ( $V_{ref-}$  می تواند زمین باشد) بین خروجی معکوس بافر ( $V_{in-}$ ) و ولتاژ مرجع مثبت ( $V_{ref+}$ ) و نیز بین  $V_{ref+}$  و  $V_{in+}$  دو نرdban مقاومتی قرار می گیرد که هر یک به تعداد زوجهای دیفرانسیل سر وسط دارند. هر زوج تفاضلی به خروجی های متناظر دو نرdban مقاومتی وصل می شوند (شکل ۳-۱۴)

---

<sup>۱</sup>-Threshold Voltage



### شکل ۳-۱۴ ساختن سیگنال ورودی دیفرانسیل


در اینحالت ورودی زوج دیفرانسیل Kام خواهد بود:

$$Vid_k = \frac{k}{N}(V_{in+} + V_{REF-}) - \frac{k}{N}(V_{in-} + V_{REF+}) \quad (\text{Y} + \text{Y})$$

ایراد عمده این روش به طراحی بافر بر می گردد. مشخصات مورد نیاز برای این بافر عبارتند از جریاندهی بالا (برای راندن نردبان های مقاومتی) پهنانی باند زیاد و نوسان خروجی برابر محدوده ورودی یکطرفه. پیاده سازی چنین بافری مستلزم صرف توان زیادی خواهد بود.

یک روش دیگر استفاده از پیش تقویت های شبیه دیفرانسیلی مشابه شکل ۳-۱۵ است [۴۵][۴۶]. هنگامی که  $V_{in+} = V_{ref+}$  و در نتیجه  $V_{in-} = V_{ref-}$  است، جریان ترانزیستورهای هر زوج با یکدیگر برابرند و در نتیجه خروجی تفاضلی در این نقطه از صفر عبور می کند. این خروجی به ورودی تقویت کننده فولدینگ اصلی اعمال می شود.

در مدار شکل ۳-۱۵ لازم نیست جریان دو زوج تفاضلی دقیقاً با هم برابر باشند. ولی تطابق ترانزیستورهای هر زوج با یکدیگر اهمیت دارد. به عبارت دیگر می‌توان نشان داد ولتاژ افست ورودی برای این پیش تقویت کننده  $\sqrt{2}$  برابر نسبت به پیش تقویت کننده یکطرفه بیشتر است که بخشی از مزیت مربوط به افزایش محدوده ورودی را کمرنگ می‌سازد.



شکل ۳-۱۵ پیش تقویت کننده شبیه تفاضلی


از نظر توان مصرفی نیز این پیش تقویت کننده دو برابر پیش تقویت کننده یکطرفه مشابه توان مصرف می کند. با این وجود در اغلب مبدل های فولیدینگ جدید از این روش برای افزایش دامنه ورودی و داشتن ورودی دو طرفه استفاده می شود.

### ۳-۶ روش پیشنهادی برای افزایش دامنه ورودی

یک روش ابداعی که در این پژوهش برای افزایش دامنه ورودی مبدل فولیدینگ پیشنهاد و پیاده سازی شده است [۴۷] بر پایه استفاده همزمان از زوجهای تفاضلی NMOS و PMOS استوار است. به این ترتیب که قسمت پایین محدوده ورودی توسط ترانزیستورهای PMOS پوشش داده می شود که می توانند تا ورودی صفر را قبول کنند و قسمت بالای محدوده با استفاده از زوجهای تفاضلی که با ترانزیستورهای NMOS ساخته شده اند فولد می شوند. شکل (۳-۱۶) چگونگی افزایش محدوده ورودی بصورت تمام محدوده<sup>۱</sup> را نشان می دهد.

---


<sup>۱</sup>-Rail to Rail



شکل ۱۶-۳ ساختار پیشنهادی برای افزایش دامنه ورودی مبدل فولدینگ

به این ترتیب هر بلوک فولدینگ به دو زیر مجموعه NMOS و PMOS تقسیم می شود. جریانهای خروجی این دو زیر مجموعه در خلاف جهت یکدیگر قرار دارند و برای آنکه با یکدیگر جمع شوند جهت یکی از آنها (به عنوان مثال خروجی زیر مجموعه) باید معکوس شود تا بتواند با جریان خروجی زیر مجموعه جمع گردد.

برای معکوس کردن جهت جریان می توان از دو آینه جریان استفاده کرد و یا در ساختاری شبیه به کسکود تاشده<sup>۱</sup> با کم کردن جریان خروجی از یک مقدار ثابت جهت آنرا تغییر داد (شکل ۱۷-۳)



شکل ۱۷-۳ تغییر جهت جریان با استفاده از (آ) آینه جریان ب) کم کردن از جریان ثابت

<sup>1</sup> -Folded Cascode

روش استفاده از منبع جریان ثابت مزایای قابل ملاحظه‌ای بر روش اول دارد که از آن میان می‌توان

به موارد زیر اشاره کرد:

۱- نسبت تبدیل آن حتماً ۱ است

۲- مقداری از دامنه جریان مشترک کم می‌کند

۳- به فضای ولتاژ کمتری نیاز دارد ( $V_{GS} + V_{OD}$  در مقابل  $2V_{OD}$ )

۴- بالقوه سرعت بالاتری دارد


۵- خطای ناشی از عدم تطبیق در آن کمتر است

#### ۶-۴ تنظیم مشخصه‌های NMOS و PMOS

چنانچه شبیب مشخصه زوجهای تفاضلی (=بهره) به ازای کافی زیاد باشد، در هر زیر محدوده پیش از رسیدن به مرز زیر محدوده جریان خروجی به اشباع کامل رسیده است و هیچ هم پوشانی بین دو زیر محدوده وجود ندارد. در عمل اینکار باعث افزایش خطای درون یابی می‌گردد و به علت تیز شدن مشخصه‌ها از نظر سرعت اشکالاتی پدید می‌آورد. از این نظر معمولاً بهره زوجهای تفاضلی به گونه‌ای در نظر گرفته می‌شود که در مرز دو زیر ناحیه هیچیک از دو مشخصه دو طرف به اشباع کامل نرسیده و هم پوشانی بین دو مشخصه وجود دارد. چنانچه به اشباع رفتن مشخصه‌ها به کنده صورت گیرد (چنانچه در عمل بخصوص در تکنولوژی‌های زیرمیکرون چنین است)، دنباله قسمت خطی مشخصه یک زیر محدوده می‌تواند تا نقطه عبور از صفر زیر محدوده مجاور امتداد یابد.

این امر تا هنگامی که مشخصه زوجهای تفاضلی یکسان و متقارن است موجب جابجایی نقطه عبور از صفر نخواهد شد چرا که در هر نقطه عبور از صفر دو مقدار غیرصفر مساوی در دو جهت از مجموع جریانها کم می شوند که جمع برداری آنها صفر خواهد شد.

در ساختار پیشنهاد شده (در مرز زیر بلوک PMOS و NMOS) دو زوج تفاضلی در هر بلوک وجود دارد که مشخصه زیرمحدوده های مجاور آن یکسان نیستند یعنی یکی توسط ترانزیستورهای NMOS و دیگری توسط ترانزیستورهای PMOS ساخته می شوند (شکل ۱۸-۳). این امر باعث می شود که دو تا از محل های عبور از صفر هر بلوک و نیز محل عبور از صفر همه سیگنالهایی که از درون یابی این قسمت از سیگنالهای فولدینگ اصلی ساخته می شوند، جابجا می شود.



شکل ۱۸-۳ تفاوت در مشخصه های PMOS و NMOS

با تغییر نسبت  $W/L$  یکی از ترانزیستورها (به عنوان مثال PMOS) می توان مشخصه زوجهای تفاضلی NMOS و PMOS را به یکدیگر نزدیک کرد ولی اینکار می تواند به افزایش غیرمنطقی این


نسبت برای ترانزیستورهای PMOS منجر شود و گذشته از این هیچ تضمینی وجود ندارد که یکسان بودن دو مشخصه در گوشه های پروسه و با تغییرات دما و ولتاژ تعذیه حفظ شود.

چنانچه میزان جابجایی نقاط عبور از صفر در مشخصه فولدینگ اصلی مشخص باشد، می توان با جابجا کردن ولتاژهای مربوطه به همان میزان، خطای ایجاد شده را جبران کرد. همانگونه که اشاره شد این مقدار به تفاوت مشخصه زوج تفاضلی NMOS و PMOS در شرایط مختلف بستگی دارد و ثابت نیست.

استفاده از مداری مطابق شکل (۳-۱۹) می تواند این خطا را محاسبه و جبران کند. یک زوج دیفرانسیل NMOS و یک زوج PMOS مشابه آنهایی که در بلوک های فولدینگ به کار رفته اند در این مدار مورد استفاده قرار گرفته اند. ورودی این زوجهای دیفرانسیل به ولتاژهای مرجع مناسب به گونه ای وصل شده اند که جریان خروجی آنها برابر جریان خروجی زوج تفاضلی بلوک فولدینگ در محل عبور از صفر زوج تفاضلی مجاور باشد.

مقدار تفاوت این دو جریان (مربوط به زوج NMOS و PMOS) توسط یک تقویت کننده عملیاتی حس شده و این تقویت کننده از طریق مسیر فیدبک منفی دو ولتاژ مرجع جدید می سازد که به ازای آنها این تفاوت جریان، در نقاط حساس به صفر می رسد.

با اعمال این ولتاژهای مرجع به بلوک فولدینگ اصلی، خطای ناشی از یکسان نبودن مشخصه ها جبران می شود.



شکل ۱۹-۳ مدار جبران خطای ناشی از یکسان نبودن مشخصه های NMOS و PMOS با جابجا کردن ولتاژهای مرجع

برای جبران خطای هر بلوک فولدینگ، به یک مدار جداگانه مطابق شکل ۱۹-۳ نیاز داریم که اینکار

صرف توان و اشغال سطح اضافی نسبتاً زیادی به دنبال خواهد داشت.

همانگونه که در قسمت قبل اشاره شد، در بسیاری از مبدل های فولدینگ پیش از زوج های

دیفرانسیل اصلی از پیش تقویت کننده استفاده می شود. پیش تقویت کننده ها معمولاً بصورت تقویت

کننده تفاضلی با بار مقاومتی یا فعال طراحی می شوند [۴۸].

استفاده از پیش تقویت کننده مزایای قابل ملاحظه ای به دنبال خواهد داشت که از آن میان می توان

به موارد زیر اشاره کرد:

۱- تبدیل سیگنال یکطرفه ورودی به سیگنال تفاضلی. مزیت عمدی این تبدیل این است که در حالتی

که سیگنال اعمال شده به زوج های تفاضلی اصلی یکطرفه باشد، ولتاژ سورس مشترک این زوج ها

همواره ثابت نخواهد بود و در بخشی از محدوده با سیگنال ورودی تغییر می کند. با توجه به اینکه

امپدانس خروجی منبع جریان این گره مقدار محدودی دارد، تغییر ولتاژ این گره و متفاوت بودن

مقدار آن در زوج های تفاضلی یک بلوک باعث ایجاد خطا در خروجی می گردد. با تفاضلی شدن


سیگنال ورودی، ولتاژ سورس مشترک ثابت خواهد ماند.

۲- افزایش بهره کلی که می تواند به کاهش تاثیر خطای مقایسه کننده ها روی ورودی کمک کند.

۳- کاهش تاثیر افست ترانزیستورهای زوج های تفاضلی اصلی روی ورودی. با وجود پیش تقویت کننده ها این افست به بهره پیش تقویت کننده تقسیم می شود. اگر چه در کنار آن افست خود پیش تقویت کننده ها نیز در ورودی ظاهر می گردد ولی کوچک تر شدن ترانزیستورهای اصلی که خروجی همه آنها به یک نقطه وصل می شود از نظر بهبود رفتار زمانی ارزشمند است.

۴- چنانچه خروجی پیش تقویت کننده ها از طریق یک شبکه مقاومتی به یکدیگر متصل شود، به دلیل خاصیت معدل گیری از افست این شبکه، تاثیر افست ورودی پیش تقویت کننده و زوج های دیفرانسیل اصلی روی ورودی کاهش می یابد. که این مورد در فصل های بعدی با جزئیات بیشتر مورد بررسی قرار خواهد گرفت.

۶- وجود پیش تقویت کننده امکان بسیار مناسبی برای تنظیم مشخصه های NMOS و PMOS بوجود می آورد به این ترتیب که می توان به جای جابجا کردن محل ولتاژهای مرجع، میزان شیب (بهره) یک دسته از زوجهای تفاضلی (NMOS یا PMOS) را به گونه ای تغییر داد که مقدار جریان خروجی زوجهای تفاضلی NMOS و PMOS در نقاط بحرانی (عبور از صفر زیر محدوده مجاور) یکسان گردد. این کار با استفاده از مدار شکل (۲۰-۳) انجام می شود.



شکل ۳-۲۰ مدار جبران خطای ناشی از یکسان نبودن مشخصه های NMOS و PMOS با تغییر بهره پیش تقویت کننده


در این مدار نیز دو تقویت کننده فولدینگ NMOS و PMOS بگونه ای بایاس شده اند که جریانهای خروجی هر یک برابر با مقدار جریان خروجی در نقاط حساس (عبور از صفر زیر محدوده مجاور) باشد. اختلاف جریان خروجی NMOS و PMOS توسط تقویت کننده عملیاتی حس شده و بهره يکی از پیش تقویت کننده ها (در شکل پیش تقویت کننده NMOS) از طریق تغییر جریان نقطه کار آن به گونه ای تغییر داده می شود که دو جریان خروجی برابر شوند. ولتاژ بایاسی که به این ترتیب برای منبع جریان پیش تقویت کننده NMOS بدست می آید، به تمامی پیش تقویت کننده های NMOS بلوک های فولدینگ اصلی اعمال می شود. به این ترتیب تنها یک مدار جبران کننده برای کل مدار کافی خواهد بود.

### ۷-۳ انتخاب جزئیات ساختار مبدل فولدینگ

از آنجا که هدف اصلی این پژوهش کاهش توان مصرفی و ولتاژ تغذیه از طریق ارائه یک روش جدید برای پیاده سازی ساختار فولدینگ است، جزئیات ساختار (ضریب فولدینگ، ضریب درون

یابی و تعداد طبقات) بگونه ای انتخاب می شود که بررسی روش ارائه شده با سهولت بیشتری انجام شود.

با توجه به دقت تفکیک ۸ بیت، تقسیم بندی ۳ بیت برای مبدل درشت گام و ۵ بیت برای مبدل فولدینگ منطقی است [۴۹][۵۰] به این ترتیب ضریب فولدینگ برابر ۸ بدست می آید که با در نظر گرفتن یک زوج تفاضلی اضافی در هر طرف، مقدار آن به ۱۰ می رسد و چنانچه بالانس dc با استفاده از زوج تفاضلی اضافی بخواهد تامین شود، ضریب فولدینگ نهایی ۱۱ خواهد شد. با انتخاب ۵ بیت برای مبدل فولدینگ ریز گام، باید ۳۲ سیگنال برای ورودی مقایسه کننده ساخته شود. یک ساختار یک طبقه، متشکل از ۴ بلوک فولدینگ اصلی و ضریب درون یابی ۸ این ۳۲ سیگنال را می سازد به این ترتیب تعداد کل زوج های تفاضلی ۴۴ خواهد بود. شکل ۳-۲۰ بلوک دیاگرام ساختار بکار رفته را نشان می دهد.




شکل ۳-۲۱ بلوک دیاگرام مبدل طراحی شده

## ضمیمه - تلفیق روش ارائه شده برای افزایش محدوده ورودی با روش تفاضلی

اگرچه روش ارائه شده در این پژوهش روی سیگنال ورودی یک طرفه اعمال شده، امکان تلفیق آن با روش استفاده از ورودی دیفرانسیل وجود دارد که اینکار می‌تواند محدوده ورودی را تا دو برابر ولتاژ تغذیه افزایش دهد.

مشکل اصلی در استفاده همزمان از زوجهای NMOS و PMOS برای ورودی تفاضلی این است که هنگامی که  $V_{in+}$  و  $V_{in-}$  معمولاً در دو ناحیه مختلف از محدوده ورودی قرار می‌گیرند و هر دو با ترانزیستورهای NMOS یا PMOS قابل دریافت نیستند. لذا استفاده از پیش تقویت کننده تفاضلی شکل (۳-۱۵) در اینجا عملی نیست. ولی چنانچه از مدار شکل ۲۲-۳ استفاده کنیم می‌توان از ورودی تفاضلی نیز استفاده کرد.



شکل ۲۲-۳ پیش تقویت کننده شبیه تفاضلی با محدوده ورودی وسیع

همچنین می‌توان بجای پیش تقویت کننده، کل تقویت کننده فولیدینگ را بصورت شبیه تفاضلی طراحی کرد که البته اینکار توان مصرفی را نزدیک به دو برابر نسبت به حالت یکطرفه بالا می‌برد.


## فصل ۴ پیاده سازی سیستمی و مدل سازی رفتاری

در این فصل به بررسی عمکرد مبدل فولدینگ با مشخصات مورد نظر در سطح سیستم خواهیم پرداخت. مدل رفتاری مبدل در نرم افزار MATLAB SIMULINK پیاده شده و امکان بررسی تأثیر خطاهای مختلف روی عملکرد استاتیک و دینامیک آن در نظر گرفته شده است. همچنین این امکان ایجاد شده که در مواردی که مدل سیستمی به دقت بیانگر رفتار مدار نیست، نتایج شبیه سازی مداری به صورت جدول در مدل سیستمی وارد شده و نتایج دقیق تری از شبیه سازی سیستمی به دست آید. به این ترتیب مدل سیستمی به عنوان ابزاری که با ایده آل در نظر گرفتن و تقریب اجزایی که در

عملکرد نهایی تأثیر چندانی ندارند (به عنوان مثال مدارهای منطقی دیجیتال یا مبدل درشت گام<sup>۱</sup>) به سرعت شبیه سازی می افزاید، در تمامی مراحل و پیاده سازی مورد استفاده قرار می گیرد.

#### ۱-۴ مدل رفتاری مبدل فولدینگ

با توجه به بلوک دیاگرام شکل ۳-۲۱ مدل رفتاری کل مبدل به صورت مشابهی که در شکل ۱-۴ دیده می شود، پیاده سازی شد.



شکل ۱-۴ مدل رفتاری مبدل فولدینگ

در ابتدای مسیر سیگنال طبقه پیش تقویت کننده ها<sup>۲</sup> قرار دارد که به دو گروه پیش تقویت کننده های NMOS و PMOS تقسیم می شوند.

---

<sup>1</sup>-Coarse ADC

<sup>2</sup> -Preamplifiers

سیگنال های خروجی هر گروه به طبقه متوسط گیری<sup>۱</sup> وارد می شوند که مدل کننده‌ی رفتار شبکه مقاومتی متوسط گیر است.

خروچی طبقه متوسط گیری به چهار بلوک فولدینگ اصلی وارد می شود که هر یک از ۱۱ زوج تفاضلی تشکیل شده اند و برآیند جریان این ۱۱ زوج تفاضلی را به یک ولتاژ خروجی تبدیل می کنند. چهار سیگنال خروجی بلوک های فولدینگ اصلی وارد طبقه درون یابی<sup>۲</sup> می شوند که علاوه بر ایجاد ۲۸ خروجی دیگر به عنوان یک طبقه متوسط گیر دوم عمل می کند.

۳۲ خروجی آنالوگ، وارد طبقه‌ی مقایسه کننده‌ها می گردد و ۳۲ سیگنال منطقی (یک یا صفر) از آنها ساخته می شود. از سوی دیگر موازی با مبدل فولدینگ (ریزگام<sup>۳</sup>) یک مبدل درشت گام دو بیت همزمان<sup>۴</sup> می گردند. به این ترتیب که مجموعه خروجی های دو مبدل وارد طبقه دکودر دیجیتال می شوند و با ترکیب منطقی آنها ۸ بیت خروجی به اضافه سیگنال های دیجیتال سر ریز<sup>۵</sup> و کف ریز<sup>۶</sup> که نمایانگر خارج شدن سیگنال ورودی از محدوده مبدل است، تولید می شوند.

به منظور سهولت بررسی خروجی یک مبدل دیجیتال به آنالوگ ایده آل در خروجی در نظر گرفته شده است که از ۸ بیت باینری، یک کد بین صفر تا ۲۵۵ و نیز یک خروجی در محدوده‌ی ورودی می سازد.

---

<sup>۱</sup> -Averaging Network

<sup>۲</sup> -Interpolation Network

<sup>۳</sup>- Fine ADC

<sup>۴</sup> -Synchronized

<sup>۵</sup> -Overflow

<sup>۶</sup> -Underflow

نخستین کاربرد مدل رفتاری می تواند این باشد که با در نظر گرفتن یک مدل تقریبی و ساده (مشابه شکل های ۱-۲ آ) یا ب) برای زوج های دیفرانسیل و حذف تأثیر بلوک های فرعی مثل متوسط گیری، از عملکرد مبدل و به خصوص صحت ترکیب سیگنال های آنالوگ و دیجیتال اطمینان حاصل شود. در مرحله بعد مدل اجزاء سیستم با در نظر گرفتن رفتار مداری و جنبه های غیرایده آل دقیق تر شده تأثیر این خطاهای روی خروجی بررسی می شود[۵۱]. در دنباله مدل های در نظر گرفته شده برای اجزاء سیستم می پردازیم و در موارد لازم، توضیحات بیشتری در مورد عملکرد برخی اجزاء ارائه خواهد شد.

#### ۴-۱-۲ پیش تقویت کننده

همانگونه که اشاره شد، پیش تقویت کننده های تفاصلی با بار مقاومتی (یا بار فعال) هستند. افست ورودی این تقویت کننده ها بر اساس سطح ترانزیستورهای ورودی و مشخصات تکنولوژی به صورت زیر محاسبه می شود:

$$V_{off} = \frac{(V_{GS} - V_{th})}{2} \left( \frac{\Delta R_D}{R_D} + \frac{\Delta(W/L)}{W/L} \right) - \Delta V_{th} \quad (1-4)$$

در این رابطه  $R_D$  مقاومت خروجی و  $\Delta V_{th}$  اختلاف ولتاژ آستانه دو ترانزیستور ورودی است که به

صورت زیر محاسبه می شود:

$$\Delta V_{th} = \frac{A V_{th} (V_{GS} - V_{th})}{\sqrt{W.L}} \quad (2-4)$$

(که همانگونه که در فصل ۳ اشاره شد متناسب با ضخامت لایه اکسید است) در تکنولوژی  $AV_{th}$

مورد استفاده (۰/۱۸ میکرون CMOS) حدوداً برابر ۵ میلی ولت. میکرون است [۵۲].

میزان نویز ورودی پیش تقویت کننده با صرف نظر کردن از نویز فلیکر<sup>۱</sup> از رابطه زیر محاسبه می

شود:

$$\overline{v_n^2} = 8kT \left( \frac{2}{3g_m} + \frac{1}{g_m^2 R_D} \right) \quad (3-4)$$

این نویز به صورت حاصل ضرب مقدار ثابتی برابر انحراف معیار نویز در یک عدد تصادفی و جمع

حاصل ضرب با سیگنال ورودی مدل می گردد.

در نظر گرفتن رابطه ساده درجه ۲ بین ورودی و خروجی در عمل برای تکنولوژی مورداستفاده

تقریب خوبی نیست و تابع تانژانت هیپربولیک این رابطه را دقیق تر مدل می کند. در مدل بکار رفته

از شبیه سازی مداری یک تقویت کننده تفاضلی ساده با بار مقاومتی برای تشکیل جدول مشخصه

ورودی- خروجی<sup>۲</sup> استفاده شد تا در هر مرحله از طراحی که نسبت ( $W/L$ ) ترانزیستورها یا نقطه کار

پیش تقویت کننده تغییر می کند، با جایگزینی مشخصه جدید تأثیر آن روی عملکرد قابل بررسی

باشد.

برای شبیه سازی رفتار دینامیک با فرض تک قطبی بودن پاسخ فرکانسی (صرف نظر کردن از صفر

تابع تبدیل) تأثیر قطب خروجی به صورت یک تابع پایین گذر با فرکانس قطع:

$$\omega_L = \frac{1}{2\pi R_{out} C_{out}} \quad (4-4)$$

مدل شد که در این رابطه:


<sup>1</sup> -Flicker Noise

<sup>2</sup> -Input-Output Characteristic Curve

$$R_{out} = R_{out} \| r_O \quad (5-4)$$

و  $C_{out}$  مجموعه خازن های گروه خروجی است که عمدتاً شامل خازن گیت-سورس طبقه بعد (تقویت کننده فولدینگ) و خازن گیت - درین ترانزیستور ورودی با در نظر گرفتن اثر مسیر است.

شکل ۴-۴ مدل رفتاری پیش تقویت کننده را نشان می دهد.



شکل ۴-۴ مدل رفتاری پیش تقویت کننده

#### ۴-۱-۳ تقویت کننده فولدینگ

در مدل رفتاری تقویت کننده فولدینگ، ولتاژ افست مربوط به این زوج تفاضلی و نیز تأثیر انحراف مقدار جریان منبع جریان زوج تفاضلی از مقدار ایده آل (که در واقع مقدار اشباع مشخصه را می سازد در نظر گرفته شده است. میزان خطای جریان از رابطه زیر قابل محاسبه است)[۵۳].

$$\frac{\sigma^2(I_D)}{I_D^2} = \frac{4\sigma^2(V_{T0})}{(V_{GS} - V_{th})^2 W L} + \frac{\sigma^2(\beta)}{\beta^2} \quad (6-4)$$

در این رابطه  $I_D$  جریان ایده آل منبع جریان زوج های تفاضلی ( $V_{GS}-V_{th}$ ) اختلاف ولتاژ گیت سورس ترانزیستورهای اصلی این منابع جریان است و  $\beta$  ضریب جریان است:

$$\frac{\sigma^2(I_D)}{\beta^2} \approx \frac{A_\beta^2}{W L} \quad (7-4)$$

با استفاده از رابطه (۷-۴) و رابطه (۶-۴) رابطه زیر برای میزان انحراف جریان ها به دست می آید.


$$\frac{\sigma^2(I_D)}{I_D^2} = \frac{4AV_{th}}{(V_{GS} - V_{th})^2 W L} + \frac{A_\beta^2}{W L} \quad (8-4)$$

مقدار  $A_\beta$  برای تکنولوژی ۰/۱۸ میکرون حدوداً ۱ درصد. میکرون است [۲]. برای مدل کردن این خط،

جریان خروجی تقویت کننده فولدینگ در  $(I_D + \sigma(I_D))/I_D$  ضرب می شود. شکل ۳-۴ مدل رفتاری

تقویت کننده فولدینگ را نشان می دهد. مشابه پیش تقویت کننده ها، مشخصه ورودی - خروجی

این زوج های تفاضلی با استفاده از شبیه سازی مداری به دست آمده و در مدل جایگزین شده اند.




شکل ۳-۴ مدل رفتاری تقویت کننده فولدینگ

جریان های خروجی تقویت کننده های فولدینگ در دو مرحله با یکدیگر جمع می شوند. در

خرجی هر یک از این جمع کننده ها، یکتابع پایین گذر برای مدل کردن قطب گره های جمع

کننده قرار داده شده است و نیز یک مقدار جریان افست ثابت برای مدل کردن خطای عدم تطابق

منابع جریان ثابت در نظر گرفته شده است (شکل ۴-۴).



شکل ۴-۴ مدل گره خروجی بلوک های فولدینگ

#### ۴-۱-۴ شبکه متوسط گیری

متصل کردن خروجی های پیش تقویت کننده به یکدیگر از طریق یک شبکه مقاومتی، یک فیلتر

فضایی را تشکیل می دهد که خطای ناشی از افست تصادفی پیش تقویت کننده را تضعیف می نماید.

در مورد اصول کار و مشخصه های روش متوسط گیری بررسی های زیادی انجام شده که از آن میان

می توان به مراجع [۵۴] و [۵۵] اشاره کرد. لذا در اینجا به یک توضیح کیفی از منظری جدید به

عملکرد متوسط گیری بسته می کنیم.

عبور از صفر خروجی پیش تقویت کننده های ورودی حاوی اطلاعاتی درباره ورودی است که این

اطلاعات توسط یک مقایسه کننده استخراج می شود. در عین حال برآیند خروجی های دو پیش

تقویت کننده مجاور این پیش تقویت کننده در حالت ایده آل دقیقاً در همان نقطه عبور از صفر پیش

تقویت کننده میانی، برابر صفر خواهد شد. به عبارت دیگر نوعی افزونی<sup>۱</sup> اطلاعات در مجموعه

سیگنال های خروجی پیش تقویت کننده ها نهفته است. میزان این افزونی اطلاعات، به همپوشانی


---

<sup>۱</sup> -Redundancy

قسمت خطی پیش تقویت کننده ها بستگی دارد. اگر یکی از پیش تقویت کننده ها افست داشته باشد، محل عبور از صفر آن جایجا شده و در محل ایده آل خروجی آن صفر نخواهد شد ولی با فرض آنکه دو پیش تقویت کننده مجاور فاقد افست باشند، اطلاعات مربوط به برآیند خروجی آنها همچنان صحیح است. بنابراین اگر به وسیله متوسط مقداری را که سیگنال اصلی و برآیند سیگنال های دو طرف آن نشان می دهند در نظر بگیریم، خطاهای مرکز را کاهش داده ایم و این کار به سادگی با استفاده از شبکه مقاومتی متوسط گیری امکان پذیر است. برای مدل کردن این شبکه با توجه به شکل (۴-۵) رفتار ورودی- خروجی آن را با استفاده از معادلات حالت به صورت زیر به

دست می آوریم:

$$\begin{bmatrix} v_{i1} \\ v_{i2} \\ \vdots \\ v_{in} \end{bmatrix} = \begin{bmatrix} 1 + \frac{2R_o}{R_i} & -\frac{R_o}{R_i} & 0 & \cdots & 0 & -\frac{R_o}{R_i} \\ -\frac{R_o}{R_i} & 1 + \frac{2R_o}{R_i} & -\frac{R_o}{R_i} & 0 & \cdots & 0 \\ R_o & R_o & R_o & R_o & R_o & R_o \\ 0 & \frac{-R_o}{R_i} & 1 + \frac{2R_o}{R_i} & -\frac{R_o}{R_i} & \cdots & 0 \\ \vdots & \vdots & \vdots & \vdots & \vdots & \vdots \\ 0 & 0 & \cdots & \frac{-2R_o}{R_i} & 1 + \frac{2R_o}{R_i} & -\frac{2R_o}{R_i} \\ \frac{-2R_o}{R_i} & 0 & \cdots & 0 & \frac{-2R_o}{R_i} & 1 + \frac{2R_o}{R_i} \end{bmatrix} \cdot \begin{bmatrix} v_{o1} \\ v_{o2} \\ \vdots \\ v_{on} \end{bmatrix} \quad (4-4)$$



شکل ۵-۴ شبکه متوسط گیری

در مدل بکار رفته ابتدا مقادیر المان های ماتریس وارون  $B$  بر حسب نسبت  $R_1/R_0$  محاسبه شده و خروجی های شبکه با ضرب این ماتریس در ورودی ها به دست می آید. لازم به ذکر است که به دلیل داشتن مقادیر dc متفاوت پیش تقویت کننده های PMOS و NMOS نمی توانند توسط شبکه به یکدیگر متصل شوند. از این رو در انتهای محدوده مربوط به پیش تقویت کننده های PMOS و نیز در ابتدای محدوده پیش تقویت کننده های NMOS جمعاً ۸ پیش تقویت کننده ساختگی<sup>۱</sup> قرار می گیرد تا متوسط گیری در ناحیه وسط محدوده ایجاد خطا نکند.

#### ۴-۵ شبکه درون یابی


شبکه مقاومتی درون یابی با ضریب ۸ را می توان به صورت ۷ بلوک در نظر گرفت که دو ورودی مشترک دارند و هر یک ضریب  $8/i$  از یک ورودی و  $8/(i-8)$  از ورودی دیگر را با هم جمع کرده و خروجی را می سازند. علاوه بر این کل این شبکه، عمل متوسط گیری را نیز انجام می دهد که این عملکرد می تواند مشابه شبکه متوسط گیری پیش تقویت کننده ها مدل شود. نکته ای که در رفتار دینامیک شبکه درون یابی می تواند ایجاد خطا کند، ثابت زمانی های متفاوت خروجی های مختلف

---

<sup>1</sup> -Dummy Preamplifier

است که در مدل با در نظر گرفتن توابع تبدیل پایین گذر با فرکانس قطع های مختلف در خروجی ها

مدل می شوند. شکل (۶-۴) مدل رفتاری طبقه درون یابی را نشان می دهد.



شکل ۶-۴ شبکه درون یابی


#### ۶-۱ مقایسه کننده<sup>۱</sup>

برای مدل ساده شده مقایسه کننده در ورودی یک مقایسه گر ایده‌آل، یک مدار نمونه برداری ایده‌آل

و در ورودی نمونه بردار جمع کننده ای در نظر گرفته شده است که مقدار آستانه غیر صفر (برای

<sup>۱</sup> -Comparator

مقایسه کننده های مبدل درشت گام)، افست مقایسه کننده (مجموع افست استاتیک و دینامیک) و نویز کیک بک<sup>۱</sup> را به صورت یک نویز تصادفی با ورودی جمع می کند. (شکل ۷-۴).



شکل ۷-۴ مدل رفتاری مقایسه کننده

#### ۴-۱-۷ مبدل درشت گام<sup>۲</sup>


این مبدل از سه مقایسه کننده برای تشخیص یک چهارم های محدوده ورودی تشکیل می شود. در عمل برای همزمان کردن بیت های MSB-1 و MSB با سایر بیت ها که توسط مبدل فولدینگ ساخته می شوند، هر مقایسه کننده مبدل درشت گام با دو مقایسه کننده جایگزین می شود که آستانه مقایسه به اندازه  $\Delta$  بالاتر از مقدار مقایسه ایدهآل و آستانه دیگری به اندازه  $\Delta$  پایین تر از آن قرار می گیرد. خروجی دو مقایسه کننده به یک سوئیچ دو به یک<sup>۳</sup> می روند که فرمان آن به بیت MSB-2 وصل شده است. در گذر ورودی از یک چهارم محدوده، چنانچه روند ورودی افزایشی باشد با لبه بالا رونده بیت MSB-2 خروجی مقایسه کننده با آستانه‌ی پایین تر انتخاب می شود و در گذر از بالا به

<sup>1</sup>- Kick back

<sup>2</sup> -Coarse ADC

<sup>3</sup> -2 to 1 MUX

پایین محدوده، خروجی مقایسه کننده بالاتر با لبه پایین رونده بیت MSB-2 انتخاب می شود. به این ترتیب علاوه بر آنکه تغییر حالت های دو بیت بالا دقیقاً در زمان تغییر حالت بیت های پایین تر اتفاق می افتد، حاشیه اطمینانی به اندازه  $\Delta$  برای جبران خطای افست هر یک از مقایسه کننده ها به وجود می آید. به طریق مشابه دو مقایسه کننده برای تعیین دقیق ابتدای محدوده و دو مقایسه کننده برای انتهای محدوده در نظر گرفته شدند که مجموع تعداد مقایسه کننده ها را به ۱۰ عدد می رسانند. خروجی مقایسه کننده های تشخیص دهنده بالا و پایین محدوده با تمامی بیت های خروجی به نحو مناسبی ترکیب می شوند تا به ازای ورودی های بزرگتر از محدوده همه بیت ها ۱ و به ازای ورودی های کوچکتر از ابتدای محدوده همه بیت ها صفر باشند. به این ترتیب اثر زیرمحدوده هایی که به منظور کاهش خطای درون یابی در دو انتهای محدوده اضافه شده اند در خروجی نهایی حذف می شود. شکل ۸-۴ بلوک دیاگرام مبدل درشت گام را نشان می دهد.



شکل ۸-۴ مدل مبدل درشت گام

## ۴-۲ شبیه سازی رفتاری و نتایج آن

با استفاده مدل های تشریح شده و انتخاب مقدار مناسب برای اثرات غیرایده‌آل، رفتار مبدل فولدینگ ۸ بیتی در حالت های گوناگون به صورت استاتیک و دینامیک شبیه سازی شد. در دنباله گزیده‌ای از نتایج این شبیه سازی ها مورد بحث قرار می گیرد.

### ۴-۲-۱ شبیه سازی رفتار استاتیک

منظور از رفتار استاتیک، میزان دقت خروجی مستقل از پاسخ فرکانسی مبدل می باشد. برای به دست آوردن این دقت، یک ورودی شبیب به مبدل اعمال شده و خروجی پلکانی مبدل مورد بررسی قرار می گیرد. در صورتی که در خروجی کد گمشده<sup>۱</sup> وجود نداشته باشد، از فاصله بین تغییر حالت های بیت LSB می توان خطاهای INL و DNL را استخراج کرد.

### ۴-۱-۲ تأثیر عملکرد مدار جبران روی خطای استاتیک خروجی

چنانچه مشخصه های پیش تقویت کننده های NMOS و PMOS به صورت مستقل از یکدیگر انتخاب شود، مشخصه فولدینگ به دست آمده مطابق شکل ۹-۴ دارای دو بخش متمایز از نظر شبیب و دامنه خواهد بود که بخش اول شامل پنج زیر محدوده مربوط به زوج های تفاضلی PMOS و پنج زیر محدوده مربوط به زوج های NMOS است. همانگونه که در فصل سوم اشاره شد، این اختلاف شکل باعث ایجاد خطا در مرز دو محدوده خواهد شد. شکل ۱۰-۴ خطای INL و DNL شبیه سازی شده با فرض ایده آل بودن همه اجزای دیگر را نشان می دهد. در بخش های دور از مرز بین دو

---

<sup>۱</sup> -Missing Code

با استفاده از مدار مشخصه (که در همان شرایط به کار گرفته شده بود) بهره پیش تقویت کننده های NMOS تنظیم شد. نتایج این شبیه سازی ها به صورت خلاصه در جدول ۱-۴ دیده می شود.

جدول ۱-۴ حداکثر خطای INL و DNL ذاتی در شرایط حدی

	V <sub>DD</sub>	1.35V			1.5V			1.65V		
	Temp.	-40 <sup>0</sup> C	25 <sup>0</sup> C	125 <sup>0</sup> C	-40 <sup>0</sup> C	25 <sup>0</sup> C	125 <sup>0</sup> C	-40 <sup>0</sup> C	25 <sup>0</sup> C	125 <sup>0</sup> C
TT	DNLmax	0.25	0.14	0.08	0.16	0.11	0.08	0.16	0.11	0.1
	INLmax	0.38	0.21	0.2	0.24	0.2	0.19	0.24	0.2	0.25
SS	DNLmax	0.3	0.2	0.12	0.15	0.1	0.07	0.14	0.1	0.07
	INLmax	0.6	0.35	0.27	0.21	0.16	0.14	0.21	0.17	0.15
FF	DNLmax	0.18	0.12	0.16	0.18	0.12	0.2	0.18	0.12	0.12
	INLmax	0.27	0.26	0.25	0.28	0.26	0.4	0.28	0.25	0.5
FS	DNLmax	0.32	0.25	0.17	0.16	0.15	0.11	0.16	0.11	0.15
	INLmax	0.78	0.57	0.87	0.25	0.2	0.74	0.26	0.24	0.7
SF	DNLmax	0.17	0.11	0.08	0.16	0.11	0.08	0.16	0.11	0.08
	INLmax	0.35	0.57	0.16	0.24	0.18	0.15	0.23	0.18	0.15

با توجه به این جدول می توان نتیجه گرفت روش ارائه شده در اکثر حالات ممکن کارایی خود را حفظ می کند و فقط در حالتی که مشخصه های PMOS در گوشه کند قرار می گیرد و درجه حرارت بسیار پایین یا بسیار بالا باشد، خطای ذاتی بیشتر از ۵/۰ LSB خواهد شد.


#### ۳-۱-۲-۴ تأثیر عوامل مختلف خطای روی خطای استاتیک خروجی

در مجموع عوامل خطای استاتیک را می توان به سه گروه تقسیم کرد:

## ۱-۵ مقدمه

بر اساس مدل سازی سیستمی که در فصل ۴ جزئیات آن بررسی شد، مشخص گردید که استفاده از مدار نمونه برداری در ورودی مبدل الزامی است. همچنین با توجه به استفاده همزمان از ترانزیستورهای NMOS و PMOS مدار تنظیم برای یکسان کردن مشخصه ها نیز باید در نظر گرفته شود. با توجه به این موارد، بلوک دیاگرام مبدل کامل بصورت شکل (۱-۵) درمی آید.

از دیگر نتایج شبیه سازی در سطح سیستم، نحوه تقسیم خطای INL مجاز بین عوامل موثر در ایجاد این خطاست. همچنین این شبیه سازی ها مشخص می کند نویز ورودی نقش تعیین کننده ای در عملکرد مبدل ندارد و در طراحی مدار می تواند در نظر گرفته نشود.



شکل ۱-۵ بلوک دیاگرام مبدل و مدارات جانبی

در این فصل به چگونگی طراحی بلوک های مختلف با جزئیات بیشتری می پردازیم.

## ۲-۵ مدار نمونه برداری<sup>۱</sup>

### ۱-۲-۵ بررسی مدارهای نمونه برداری

وظیفه مدار نمونه برداری این است که در بخشی از پریود تبدیل سیگنال، سیگنال آنالوگ ورودی را دنبال کند و در بخش دیگر (با تغییر حالت پالس نمونه برداری) آخرین وضعیت ورودی را در این زمان ثابت نگاه دارد. این کار با مداری شامل یک سوئیچ و یک خازن قابل انجام است[۵۸]. در عمل مقاومت غیرصفر (و غیر خطی) سوئیچ و مسایل جانبی دیگر باعث می گردد تا چندین مدار ساده ای جوابگو نباشد. مسایل این که در طراحی مدار نمونه برداری مطرح می شود عبارتند از:  
-پهنهای باند محدود: در عمل مقاومت غیرصفر سوئیچ (سری با مقاومت منبع) با خازن نمونه برداری ثابت زمانی می سازند که باعث می شود در فاز دنبال گری<sup>۲</sup>، خروجی ورودی را با تاخیر دنبال کند و اگر این ثابت زمانی از حدی بزرگتر باشد، در زمان شروع فاز نگهداری<sup>۳</sup>، مقدار خروجی و ورودی با یکدیگر تفاوت خواهد داشت. چنانچه این ثابت زمانی به ازای مقادیر متفاوت ورودی ثابت باشد، تنها روی مولفه اصلی سیگنال ورودی اثر می گذارد و ایجاد اعوجاج نخواهد کرد ولی در عمل با توجه به اینکه مقاومت سوئیچ می تواند وابسته به ورودی باشد، مسئله پهنهای باند محدود علاوه بر تضعیف دامنه، تولید هارمونیک های بالاتر را نیز دنبال خواهد داشت[۵۹].

-تزریق بار<sup>۴</sup>: با توجه به اینکه در عمل از ترانزیستورهای MOS به عنوان سوئیچ استفاده می شود، در هنگام تغییر حالت سوئیچ از حالت بسته (روشن) به باز (خاموش) بخشی از بار ذخیره شده در کانال

<sup>1</sup> -Track and Hold

<sup>2</sup> - Track Phase

<sup>3</sup> - Hold Phase

<sup>4</sup> -Charge Injection

ترانزیستور سوئیچ به خازن خروجی منتقل می شود و در خروجی ایجاد خطای کند. میزان این خطای نیز تابعی از ولتاژ ورودی است.

- نفوذ کلاک<sup>۱</sup>: اعمال پالس نمونه برداری به کیت ترانزیستور سوئیچ باعث تغییر ولتاژ خروجی از طریق تقسیم خازنی بین خازن گیت - درین سوئیچ و خازن خروجی می گردد.

علاوه بر این مسائل، تاثیرات ناشی از جابجایی تصادفی محل لبه پالس نمونه برداری<sup>۲</sup> [۶۰] و نیز نویز مقاومت سوئیچ نیز در ولتاژ خروجی ایجاد خطای کند.

برای برطرف کردن یا به حداقل رساندن خطاها بالا راه های متعددی ارائه شده است که خلاصه برخی از آنها در جدول ۱-۵ دیده می شود.

جدول ۱-۵ منابع خطای راه های کاهش آنها

منبع خطای	روش کاهش
پهنای باند محدود	کاهش مقاومت سوئیچ در حالت روشن [۶۱] بوت استرال <sup>۳</sup> کردن ولتاژ گیت سوئیچ [۶۲]
تزریق بار	نمونه برداری با استفاده از صفحه زیرین [۶۳] سوئیچ مجازی [۶۴]
نفوذ کلاک	استفاده از ساختارهای دیفرانسیل [۶۵]

در حالت کلی ساختارهای زیر برای مدار نمونه برداری می تواند در نظر گرفته شود:

۱. ساختار حلقه باز ساده (بدون بافر)؛ در این ساختار مدار نمونه برداری شامل یک سوئیچ و مدارات جانبی برای خطی کردن و کاهش خطاها دیگر است. خازن نمونه برداری در عمل می تواند خازن

<sup>۱</sup> -Clock Feed-Through

<sup>۲</sup> -Clock Jitter

<sup>۳</sup> -Bootstrap

ورودی مدار مبدل (احياناً موازی با حافظه ثابت دیگر) باشد. مزیت عمده این ساختار توان تلفاتی ناچیز آن است ولی میزان خطی بودن آن محدود است.

۲. ساختار حلقه باز با استفاده از بافر در ورودی و خروجی: چنانچه مقدار حافظه ورودی مبدل زیاد و یا غیرخطی باشد قراردادن یک بافر بین مدار نمونه برداری و مبدل می تواند تاثیر این حافظه را روی عملکرد مدار نمونه برداری حذف کند و طراحی مدار نمونه برداری مستقل از حافظه ورودی مبدل (با در نظر گرفتن حافظه ورودی بافر) انجام گیرد. وظیفه بافر ورودی راندن مدار نمونه برداری و کاهش مقاومت منبع سری با مقاومت سوئیچ است. مشکلات طراحی مدار نمونه برداری در این ساختار به مراتب کمتر است ولی در عوض مسایل مربوط به طراحی بافرها و نیز توان مصرفی آن ها باید در نظر گرفته شوند.

۳. ساختار حلقه بسته: در این ساختار وجود تقویت کننده عملیاتی در حلقه فیدبک میزان خطی بودن مدار نمونه برداری را تا حد زیادی افزایش می دهد ولی می توان انتظار داشت که سرعت نمونه برداری این ساختار چندان زیاد نباشد. در مجموع ساختارهای حلقه بسته برای درجه تفکیک های ۱۰ بیت و بالاتر و فرکانس های نمونه برداری چند ده مگا هرتز یا کمتر مناسب هستند<sup>[۶۶][۶۷]</sup>.


۴. مدار نمونه برداری گستردۀ<sup>۱</sup>: چنانچه مدار نمونه برداری را از ورودی مشترک پین تقویت کننده ها به خروجی آنها منتقل کنیم، به جای یک مدار پیچیده، نمونه برداری با ۴۴ مدار ساده (به تعداد پیش تقویت کننده ها) انجام خواهد شد.

در این روش عملاً بین خروجی های دیفرانسیل هر پیش تقویت کننده و ورودی های تقویت کننده فولدینگ مربوطه دو سوئیچ قرار می گیرد و از حافظه ورودی تقویت کننده فولدینگ به عنوان حافظه

---

<sup>۱</sup> -Distributed Track and Hold

نمونه برداری استفاده می شود (شکل ۲-۵) از مزایای این روش می توان به دیفرانسیل بودن ساختار نمونه برداری که بسیاری از خطاهای مشترک را کاهش می دهد و نیز کاهش دامنه ورودی هر مدار نمونه برداری اشاره کرد [۶۸]. همچنین وجود پیش تقویت کننده باعث می شود تاثیر افست ناشی از تزریق بار و نفوذ کلاک، به میزان بھرہ پیش تقویت کننده کاهش یابد.



شکل ۲-۵ مدار نمونه برداری گسترده


در مقابل ایراد عمده این روش نیاز به یک شبکه گسترده پالس های نمونه برداری است که باید به همه سلول های فولدینگ اعمال شود و این می تواند تداخل زیادی در کار قسمت های آنالوگ ایجاد کند. همچنین در مواردی که نمونه برداری در بیش از یک مسیر انجام می گیرد (مانند نمونه بردارهای یک در میان زمانی<sup>۱</sup>)، هر گونه عدم تقارن مسیرها می تواند باعث ایجاد اعوجاج گردد [۶۹].

یکی از عواملی که انتخاب ساختار مناسب اهمیت کلیدی دارد، مقدار و شکل خازن ورودی مبدل است لذا در دنباله خازن ورودی مبدل فولدینگ متداول و مبدل مورد طراحی را مورد بررسی قرار می دهیم.

<sup>۱</sup> -Time Interleaved Track and Hold

## ۲-۲-۵ بررسی خازن ورودی مبدل فولدینگ

همانگونه که اشاره شد، ورودی مبدل فولدینگ متداول از تعدادی زوجهای دیفرانسیل که یک ورودی مشترک دارند تشکیل شده است. ورودی دیگر این زوجهای دیفرانسیل به سرهای مختلف یک نردبان مقاومتی وصل شده اند که می‌تواند با یک مقاومت و خازن معادل جایگزین شود (شکل ۳-۵).



شکل ۳-۵ مدل سیگنال کوچک ورودی پیش تقویت کننده ها

چنانچه مقدار مقاومت معادل ورودی های مرجع تا زمین در مقابل امپدانس ورودی هر زوج ناچیز باشد و امپدانس خروجی منبع جریان زوج تفاضلی نیز بالا باشد، می‌توان امپدانس ورودی زوج دیفرانسیلی را خازنی خالص در نظر گرفت.

با استفاده از مدار معادل سیگنال کوچک و با صرف نظر کردن از امپدانس سورس مشترک (امپدانس خروجی منبع جریان) مقدار امپدانس ورودی بصورت زیر بدست می‌آید:

$$Z_{in} = \frac{1}{C_{GD1} \cdot (1 + g_m R_D) s} \left| \left[ \frac{1}{C_{GS1}s} + \left(1 + \frac{g_{m1}}{C_{GS1}}\right) \frac{\left(\frac{1}{C_{GS2}s} + r_l\right)}{\left(1 + \frac{g_{m2}}{C_{GS2}s}\right)} \right] \right| \quad (1-5)$$


$$\text{با فرض رابطه ۱-۵ بصورت زیر خلاصه می شود:}$$

$$\frac{\left(1 + \frac{g_{m1}}{C_{GS1} \cdot j\omega}\right)}{\left(1 + \frac{g_{m2}}{C_{GS2} \cdot j\omega}\right)} \approx 1 \quad \text{و} \quad r_l \ll \frac{1}{C_{GS2} \omega_{\max}}$$

$$Z_{in} \approx \frac{1}{C_{GD1} \cdot (1 + g_m R_D) s} \left\| \left[ \frac{1}{C_{GS1}s} + \frac{1}{C_{GS2}s} \right] \right\| \quad (۲-۵)$$

عملاً هر سه خازن تشکیل دهنده خازن ورودی با تغییر ولتاژ ورودی تغییر می کنند. به ازای ولتاژهای ورودی پایین، ترانزیستور  $M_1$  قطع است و بهره آن صفر است. در این حالت خازن گیت - سورس این ترانزیستور مقدار  $C_{GScutoff}$  را دارد در حالی که ترانزیستور  $M_2$  در حالت اشباع (یا ترایود) قرار دارد و خازن گیت سورس آن مقدار  $C_{GSSat}$  را دارد [۷۰]. در مجموع در این حالت خازن ورودی مقدار کمی خواهد داشت. با رسیدن ولتاژ ورودی به حوالی ولتاژ مرجع بهره ترانزیستور ورودی افزایش می یابد و خازن گیت - سورس آن نیز بزرگتر می شود. در حالتی که ولتاژ ورودی برابر ولتاژ مرجع است، ظرفیت هر دو شاخه خازنی به حداقل می رسد و با زیاد شدن ورودی بار دیگر مقدار خازن کاهش می یابد. با استفاده از شبیه سازی مداری با نرم افزار HSPICE نیز می توان به نتیجه مشابهی (و دقیق تر) رسید. در شکل ۴-۵ نتیجه این شبیه سازی برای یک زوج دیفرانسیل NMOS و یک زوج دیفرانسیل PMOS دیده می شود.

*Input Cap vs. Input Voltage for a NMOS Preamp. Input Cap vs. Input Voltage for a PMOS Preamp.*



آ ب

شکل ۴-۵ تغییرات خازن ورودی زوج دیفرانسیل با ولتاژ ورودی (آ) NMOS (ب) PMOS

با توجه به اینکه ولتاژهای مرجع زوجهای دیفرانسیل ورودی به صورت یکنواخت در محدوده ورودی پخش شده اند، تغییرات خازن ورودی کل با ولتاژ ورودی در یک فولدینگ تمام PMOS (یا تمام NMOS) حاصل جمع تعدادی منحنی مشابه شکل ۴-۵ آ (یا ب) است که نسبت به یکدیگر به اندازه فاصله دو ولتاژ مرجع متواالی جایجا شده اند. شکل ۴-۵ نتیجه شبیه سازی برای بدست آوردن خازن ورودی برای دو مبدل فرضی تمام NMOS و تمام PMOS را که محدوده ورودی مشابه مبدل ترکیبی مورد طراحی دارند، نشان می دهد.

با محدوده خروجی نزدیک به صفر تا تغذیه که بتواند خازنی در حدود ۶ پیکوفاراد را براند و زمان

نشست<sup>۱</sup> آن کمتر از  $\frac{2}{3}$  نانوثانیه باشد، مستلزم درنظر گرفتن توان مصرفی قابل ملاحظه‌ای است.

باتوجه به اینکه یکی از اهداف اصلی پایین نگاه داشتن توان مصرفی است، چنانچه بتوان با ساختار

حلقه باز ساده و بدون بافر به نتیجه رسید، به این هدف نزدیک شده‌ایم.

مسئله عمده‌ای که در استفاده از یک سوئیچ و خازن ورودی مبدل به عنوان مجموعه نمونه برداری

وجود دارد، غیرخطی بودن خازن نمونه برداری است. مسئله اصلی در استفاده از یک ترانزیستور

MOS به عنوان سوئیچ، علاوه بر روشن نشدن ترانزیستور به ازای ورودی‌های نزدیک به تغذیه (یا

زمین)، مقاومت وابسته به ولتاژ ورودی است.

همچنین میزان بار ذخیره شده در کanal نیز وابسته به مقدار ورودی است. روش‌های اصلی که برای

بهبود رفتار سوئیچ MOS ارائه شده‌اند عبارتند از: استفاده همزمان از ترانزیستورهای NMOS و

PMOS، بالا بردن ولتاژ فرمان سوئیچ<sup>۲</sup> و بالاخره ثابت نگاه داشتن ولتاژ گیت-سورس سوئیچ در

حالت روشن با استفاده از تکنیک بوت استرالپ<sup>۳</sup>.

در روش آخر با استفاده از یک مدار جانبی، در زمان‌های روشن بودن سوئیچ ولتاژی تقریباً برابر با

ولتاژ تغذیه بین سورس ترانزیستور (= ورودی) و گیت آن قرار می‌گیرد. به این ترتیب علاوه بر آن

که روشن شدن ترانزیستور به ازای تمام مقادیر ورودی (بین صفر تا  $V_{dd}$ ) تضمین می‌شود، مقاومت

سوئیچ تا جایی که تابع ولتاژ گیت-سورس است ثابت می‌ماند.


---

<sup>1</sup> -Settling Time


<sup>2</sup> -Clock Boosting

<sup>3</sup> -Bootstrap

همچنین میزان بار ذخیره شده در کانال سوئیچ مستقل از ورودی خواهد بود که به یک افست تقریباً ثابت منجر می‌گردد. شکل ۷-۵ اصول روش بوت استرالپ را نشان می‌دهد و جزئیات مدار بوت استرالپ استفاده شده در شکل ۸-۵ دیده می‌شوند [۷۱].



شکل ۷-۵ اصول روش بوت استرالپ و شکل موج نقاط مختلف




شکل ۸-۵ مدار بوت استرالپ بکار رفته

در این مدار خازن  $C_b$  در فاز دنبال گردی به ولتاژ  $V_{DD}$  شارژ شده و در فاز نگهداری یک سرآن به ورودی و سر دیگر به گیت ترانزیستور سوئیچ وصل می‌شود.

حتی با وجود ولتاژ گیت-سورس ثابت، از آنجا که بدن سوئیچ NMOS به زمین وصل شده است، اثر بدن<sup>۱</sup> باعث می‌شود تا مقاومت سوئیچ به ولتاژ ورودی وابسته شود<sup>[۷۲]</sup>. در عمل این وابستگی حتی در حضور خازن ثابت ایجاد یک ثابت زمانی غیرخطی می‌کند که عامل بوجود آمدن هارمونیک‌های بالاتر در فرکانس‌های بالا می‌گردد.

در پروسه مورد استفاده این امکان فراهم شده است تا با استفاده از ایجادچاه N در عمق<sup>۲</sup>، بتوان قسمتی از فضای پایه را از فضای کلی پایه ایزوله کرد<sup>[۷۳]</sup> (شکل ۹-۵).



شکل ۹-۵ ساختن ترانزیستور NMOS با پایه ایزوله


به این ترتیب می‌توان ترانزیستور NMOS با بدن غیز زمین ایجاد کرد. چنانچه ترانزیستور سوئیچ به این ترتیب ساخته شود و در زمان روشن بودن بدن و سورس این ترانزیستور به یکدیگر وصل شوند، اثر بدن حذف خواهد شد و مقاومت  $R_{on}$  سوئیچ کاملاً ثابت خواهد ماند. در فاز نگهداری بدن باید به

---

<sup>1</sup> -Body Effect

<sup>2</sup> -Deep N-Well

زمین وصل شود تا از منفی شدن احتمالی ولتاژ بین سورس و بدن جلوگیری شود. اینکار با استفاده از دو سوئیچ ترانزیستور مطابق شکل ۱۰-۵ انجام می‌گردد.



شکل ۱۰-۵ حذف اثر بدن ترانزیستور سوئیچ

استفاده از خازن غیر خطی مبدل به عنوان خازن نمونه برداری باعث می‌شود که با وجود مقاومت ثابت سوئیچ، ثابت زمانی غیر خطی گردد. علاوه بر آن، خطای ناشی از تزریق بار<sup>۱</sup> و نفوذ کلاک<sup>۲</sup>، هر دو به مقدار خازن خروجی بستگی دارند و چنانچه مقدار این خازن وابسته به ورودی باشد، این خطاهای نیز بصورت غیر خطی وابسته به ورودی خواهند بود.

این غیرخطی بودن خطا به ایجاد اعوجاج و بخصوص هارمونیک دوم منجر خواهد شد. قابل ذکر است که چون سیگنال ورودی مبدل از نوع یکطرفه<sup>۳</sup> است، برخلاف ساختارهای دیفرانسیل که هارمونیک دوم در آنها تا حد زیادی تضعیف می‌گردد. در اینجا هارمونیک دوم منشأ اصلی اعوجاج

---

<sup>1</sup> -Charge Injection

<sup>2</sup> -Clock Feed-through

<sup>3</sup> -Single-ended

است. استفاده از سوئیچ مجازی<sup>۱</sup> یکی از راههای متدالول برای کاهش خطای ناشی از تزریق بار و نفوذ کلاک در مدارهای سوئیچ-خازن است. سوئیچ مجازی ترانزیستوری است با پهنهای نصف پهنهای سوئیچ اصلی که درین و سورس آن هر دو به خروجی سوئیچ اصلی وصل شده‌اند.


چنانچه در لحظه قطع شدن سوئیچ اصلی، سوئیچ مجازی روشن شود و تغییر ولتاژ گیت-سورس آن برابر و در خلاف جهت سوئیچ اصلی باشد بخش عمدہ‌ای از بار تزریق شده توسط سوئیچ اصلی جذب کanal سوئیچ مجازی می‌گردد و نفوذ کلاک سوئیچ اصلی نیز توسط نفوذ کلاک سوئیچ مجازی خنثی می‌شود.

با وجود مدار بوت استرالپ در مسیر فرمان سوئیچ اصلی، در لحظه قطع شدن ولتاژ گیت این سوئیچ باید از  $V_{in} + V_{DD}$  به صفر می‌رسد و ولتاژ سورس آن روی  $V_{in}$  ثابت می‌ماند. بنا بر این لازم است که ولتاژ گیت سوئیچ مجازی در این لحظه از صفر به  $V_{in} + V_{DD}$  برسد و در طول زمان نگهداری ثابت بماند.

یک روش برای استفاده از سوئیچ مجازی در حضور روش بوت استرالپ در شکل ۱۱-۵ نشان داده شده است در این روش [۷۴] ولتاژ گیت سوئیچ مجازی در لحظه قطع شدن سوئیچ اصلی از صفر به  $V_{out}(=V_{in})$  جهش می‌کند و به این ترتیب بخش وابسته به ولتاژ ورودی خطای نفوذ کلاک حذف می‌شود.

---

<sup>۱</sup> -Dummy Switch



شکل ۱۱-۵ اتصال سوئیچ مجازی به خروجی

در عمل تقسیم بار بین خازن نگهداری و خازن‌های پارازیتیک  $M_1$  و  $M_2$  از دقت عمل این روش می‌کاهند.

از این گذشته این روش برای حالت‌هایی مناسب است که حداقل دامنه ورودی (و خروجی) از  $V_{DD}$

به مقدار قابل ملاحظه‌ای پایین‌تر باشد در غیر این صورت ترانزیستور  $M_2$  روشن نخواهد شد.

چنانچه ترانزیستور سوئیچ مجازی را نیز مشابه ترانزیستور سوئیچ اصلی با استفاده از مدار بوت


استرالپ دیگری که کلاک آن قرینه کلاک مدار بوت استرالپ اصلی است روشن کنیم، تغییر ولتاژ گیت

سوئیچ مجازی عیناً مشابه (و در خلاف جهت) سوئیچ اصلی خواهد بود [۷۵] (شکل ۱۲-۵). اما در

این صورت در فاز نگهداری گیت سوئیچ مجازی ورودی را دنبال می‌کند و این در عمل یک مسیر

پارازیتیک قابل ملاحظه بین ورودی و خروجی مدار نمونه برداری ایجاد می‌کند که بخصوص در


نمونه برداری سیگنال‌های ورودی فرکانس بالا دقت نمونه برداری را کاهش می‌دهد.



شکل ۱۲-۵ روشن کردن سوئیچ مجازی با مدار بوت استрап قرینه مدار بوت استрап اصلی


به منظور عملکرد بهینه سوئیچ مجازی، مدار بوت استрап این سوئیچ باید به ولتاژ برابر با ولتاژ نمونه برداری شده خروجی متصل باشد. از طرف دیگر اتصال مستقیم خروجی به ورودی مدار بوت استрап باعث انتقال بار بین خازن نمونه برداری و خازن مدار بوت استрап می‌شود و خود منشاء خطأ خواهد شد. استفاده از بافر مسئله را حل می‌کند ولی به قیمت افزایش پیچیدگی و توان مصرفی تمام خواهد شد.

راه ابداعی برای حل این مشکل، استفاده از یک مدار نمونه برداری کمکی مطابق شکل ۱۳-۵ است که خروجی آن مشابه خروجی خواهد بود. با اعمال این خروجی به ورودی مدار بوت استрап این مدار از مسیر خروجی اصلی کاملاً ایزوله خواهد شد و ولتاژ گیت سوئیچ مجازی در لحظه قطع شدن سوئیچ اصلی با جهش از صفر به  $V_{in} + V_{DD}$ ، تاثیر نفوذ کلاک و تزریق بار سوئیچ اصلی را خنثی می‌کند.



شکل ۱۳-۵ راه حل پیشنهادی برای تامین فرمان مناسب سوئیچ مجازی

مدار کامل نمونه برداری طراحی شده در شکل ۱۴-۵ دیده می‌شود.



شکل ۱۴-۵ مدار کامل نمونه برداری

به منظور اطمینان از کارآیی مدار طراحی شده، شبیه سازی هایی با ورودی dc (به منظور برآورد خطای استاتیک) و با ورودی های سینوسی با فرکانس های مختلف (به منظور عملکرد دینامیک) انجام شد. هر شبیه سازی برای چهار حالت زیر تکرار گردید:

قابل ذکر است که اثر ثابت زمانی غیر خطی در هارمونیک دوم و سوم بصورت مولفه‌ای با ضریب ۷۶ ظاهر می‌شود که فرکانس سیگنال ورودی است [۷۶]. از سوی دیگر، تغییر ناگهانی ولتاژ آستانه درنتیجه سوئیچ کردن بدنه، باعث اضافه شدن یک مولفه ثابت به هارمونیک‌های دوم و سوم می‌گردد. درنتیجه می‌توان گفت در فرکانس‌های پایین استفاده از سوئیچ بدنه مجموع اعوجاج هارمونیکی<sup>۱</sup> (THD) را افزایش می‌دهد در حالیکه در فرکانس‌های بالا باعث کاهش THD می‌شود. با قرار گرفتن خازن غیرخطی مبدل به جای خازن نمونه برداری، هارمونیک‌های دوم و سوم مشابه شکل ۱۹-۵ خواهند شد.

اعوجاج ناشی از خازن غیرخطی در حالت کلی دارای دو مولفه است، یک مولفه ناشی از خطای نفوذ کلاک و تزریق بار متناسب با ورودی است که مستقل از فرکانس ورودی خواهد بود و دیگری ناشی از غیرخطی شدن ثابت زمانی سوئیچ خازن است که متناسب با فرکانس ورودی خواهد بود.

شكل تغییرات دامنه هارمونیک دوم برای حالت ۱ (بدون سوئیچ مجازی و سوئیچ بدنه) نشان می‌دهد که در فرکانس‌های پایین مولفه ناشی از خطاهای غالب است در حالیکه در فرکانس‌های بالا ثابت زمانی غیرخطی تعیین کننده دامنه هارمونیک دوم می‌باشد. برای حالت ۲ شکل تغییرات هارمونیک دوم مشابه حالت ۱ است ولی به دلیل ثابت شدن مقاومت سوئیچ، فرکانس گوشی (فرکانسی که در آن تاثیر دو مولفه هارمونیک دوم برابر می‌شود) به فرکانس‌های بالاتر منتقل می‌شود.

---

<sup>۱</sup>-Total Harmonic Distortion

با مقایسه هارمونیک سوم مربوط به چهار حالت با هامورنیک سوم ناشی از یک شبکه RC با مقاومت ثابت و خازن غیرخطی (مشابه خازن نمونه برداری)، نشان می‌دهد که حتی در فرکانس‌های پایین، خازن غیرخطی عامل اصلی ایجاد هارمونیک سوم است و همانگونه انتظار می‌رود هیچ یک از روش‌های استفاده شده باعث خطی‌تر شدن خازن نمونه برداری نمی‌شوند.

در مجموع می‌توان گفت مدار نمونه برداری طراحی شده با مصرف توان ناچیز، خطای استاتیک کمتر از LSB ۰/۱ و هارمونیک‌های دوم و سوم حدود ۶۰- دسی بل در فرکانس نایکویست خواهد داشت که برای یک مبدل ۸ بیتی، کاملاً کافی است.

### ۳-۵ پیش تقویت کننده<sup>۱</sup>

همانگونه که در بخش‌های قبل اشاره شد، پیش تقویت کننده‌ها زوج‌های تفاضلی با بار مقاومتی هستند. علت انتخاب بارهای مقاومتی این است که بتوان ولتاژ مشترک خروجی‌ها را نزدیک به تغذیه (در مورد پیش تقویت کننده‌های NMOS) و نزدیک به زمین (در مورد پیش تقویت کننده‌های PMOS) قرار داد. استفاده از بارهای فعال بصورت اتصال دیودی، ولتاژ مشترک خروجی را حداقل به اندازه ولتاژ آستانه پایین‌تر (بالاتر) از تغذیه (زمین) قرار خواهد داد و استفاده از بارهای فعال بصورت منبع جریان، به فیدبک مشترک نیاز دارد که باعث پیچیده شدن طراحی پیش تقویت کننده می‌گردد.

علاوه بر این در حالت کلی برای داشتن تطابق بیشتر در مورد مقاومت‌های بار باید سطح آنها را افزایش داد و اینکار خازن پارازیک گره مربوطه را افزایش می‌دهد. با توجه به مقادیر ارائه شده توسط

---

<sup>۱</sup> -Preamplifier

سازنده[۷۷] مشخص می‌شود که با مقاومت‌های پالی خالص<sup>۱</sup> تطابق کافی بین دو مقاومت با درنظر گرفتن یک سطح معقول و با حافظن پارازیک نسبتاً کم می‌تواند ایجاد شود:

$$W = 2\mu, L = 20\mu \Rightarrow \frac{\Delta R}{R} = 0.2\% \quad (3-5)$$

از آنجا که اختلاف ولتاژ آستانه ترانزیستورهای ورودی پیش تقویت کننده از عوامل اصلی تعیین کننده افست ورودی است سطح این ترانزیستورها نسبتاً بزرگ در نظر گرفته می‌شود. طول کanal این ترانزیستورها از طول حداقل ( $18\text{ }\mu\text{m}$ ) بیشتر در نظر گرفته می‌شود تا اولاً خازن‌های همپوشانی (که با پهنه‌ای کanal متناسب هستند) زیاد از حد بزرگ نشوند و نیز کوچک شدن مقاومت خروجی ترانزیستور بهره را کاهش ندهد.

در تعیین جریان منبع جریان، باید تعادلی بین عوامل مختلف ایجاد نمود. از یک طرف افزایش جریان در حالت کلی بهبود پاسخ فرکانسی را به دنبال خواهد داشت ولی از طرف دیگر در مورد پیش تقویت کننده‌هایی که نزدیک به مرز بین دو زیر محدوده قرار می‌گیرند، ( $V_{ref} \approx 0.7^2$ ) فضای ولتاژی<sup>۲</sup> کمی برای منبع جریان پیش تقویت کننده وجود دارد و هرچه جریان بیشتر باشد، ترانزیستورهای منبع جریان به سمت ناحیه ترازوید حرکت می‌کنند که این باعث افت مقاومت خروجی آنها و درنتیجه تفاوت جریان پیش تقویت کننده‌های مجاور خواهد شد که درنهایت به تغییر بهره بلوك‌های فولدینگ و خطای متوسط گیری منجر می‌شود.

همچنین اگر بتوان با پایین نگاه داشتن جریان (و افزایش نسبت  $L/W$  ترانزیستورهای ورودی) کاری کرد که ترانزیستورهای ورودی در وارونگی ضعیف<sup>۳</sup> کار کنند، تغییرات خازن ورودی آنها کمتر


<sup>1</sup> -Unsilicide Poly Resistor

<sup>2</sup> -Headroom

<sup>3</sup> -Weak Inversion

خواهد بود زیرا خازن گیت سورس در این وضعیت، با تغییر جریان ترانزیستور تغییر چندانی نمی‌کند.

برای آنکه تطابق بین جریان منبع پیش تقویت کننده‌های همنوع یکسان باشد، باید ترانزیستورهای سازنده این جریان‌ها سطح کافی داشته باشند و از طرف دیگر برای جلوگیری از افزایش خازن گره سورس مشترک و نیز افزایش امپدانس خروجی منبع جریان، یک ترانزیستور نسبتاً کوچک سری با ترانزیستور تعیین کننده جریان قرار می‌گیرد تا تشکیل یک منبع جریان کسکود دهد. شکل ۲۰-۵ مدار پیش تقویت کننده را نشان می‌دهد.



شکل ۲۰-۵ (آ) پیش تقویت کننده NMOS (ب) پیش تقویت کننده PMOS


#### ۴-۵ تقویت کننده فولدرینگ<sup>۱</sup>

در طراحی تقویت کننده‌های فولدرینگ، تطابق منابع جریان از اهمیت بیشتری برخوردار است لذا سطح در نظر گرفته شده برای ترانزیستورهای تعیین کننده مقدار جریان به مراتب بیشتر است و این

<sup>1</sup> -Folding Amplifier

منابع نیز بصورت کسکود<sup>۱</sup> طراحی شده‌اند. برای آنکه جریان‌های تقویت کننده‌های NMOS و PMOS با دقت کافی با هم برابر باشند، از مداری مطابق شکل ۲۱-۵ برای ایجاد بایاس ترانزیستورهای منبع جریان استفاده شد.


با توجه به بهره پیش تقویت کننده ( $\approx 3$ ) و اثر متوسط گیری، تطابق ترانزیستورهای ورودی تقویت کننده فولدینگ از نقطه نظر تولید افست از اهمیت کمتری نسبت به پیش تقویت کننده‌ها برخوردار هستند و می‌توان آنها را کوچکتر در نظر گرفت.



شکل ۲۱-۵ مدار بایاس منابع جریان NMOS و PMOS

از آنجا که جریان تعدادی از این ترانزیستورها باید در یک گره با یکدیگر جمع شوند، برای جلوگیری از افزایش بار خازنی این گره می‌توان از ترانزیستورهای کسکود در خروجی تقویت کننده‌های فولدینگ استفاده کرد [۷۸]. شکل ۲۲-۵ مدار تقویت کننده‌های فولدینگ را نشان می‌دهد.

<sup>۱</sup> -Cascode Current Source



شکل ۲۲-۵ تقویت کننده های فولدینگ PMOS و NMOS

## ۵-۵ منابع جریان ثابت

همانگونه که در فصل ۳ اشاره شد، پس از جمع کردن جریان های خروجی تقویت کننده های فولدینگ PMOS، برای آنکه جریان نتیجه با برآیند جریان های خروجی NMOS جمع شود، باید با استفاده از ساختاری شبیه کسکود تاشده<sup>۱</sup> جهت جریان را تغییر داد. کم کردن جریان خروجی از یک مقدار ثابت می تواند در عین حال مقدرا جریان مشترک دو خروجی را تغییر دهد.

باقیه به اینکه تعداد سلولهای فولدینگ PMOS در هر بلوک ۵ و مقدار جریان منبع جریان هر یک ۵۰ میکرو آمپر در نظر گرفته شده است، هر یک از جریان های متنجه خروجی بین ۱۰۰ تا ۱۵۰ میکرو آمپر تغییر می کند.


چنانچه مقدار جریان منابع جریان ثابت پایین را برابر ۱۰۰ میکرو آمپر انتخاب کنیم، جریان شاخه های خروجی بین صفر تا ۵۰ میکرو آمپر تغییر می کنند. باقیه به فاصله ولتاژی بین گره جمع کننده

<sup>۱</sup> -Folded Cascode

جریان‌های NMOS و PMOS این امکان وجود دارد که با استفاده از یک یا دو ترانزیستور کسکود، این دو گره را از یکدیگر ایزوله کرد. شکل ۲۳-۵ مدار معکوس کننده جریان و ایزوله کننده دو گره را از یکدیگر نشان می‌دهد.

در این حالت قطب مربوط به گره جمع کننده جریان‌های خروجی PMOS توسط ترانس کندوکتانس تعیین می‌شود و هرچه جریان مشترک شاخه‌های خروجی بیشتر باشد مقدار ترانزیستورهای  $M_5$  و  $M_6$  این ترانزیستورهای بزرگتر و درنتیجه قطب گره‌ها دورتر از مبدأ قرار خواهند گرفت. با انتخاب  $g_m$  حدود ۲۲۵ میکروآمپر برای منابع جریان پایین، جریان شاخه‌های خروجی بین ۷۵ تا ۱۲۵ میکروآمپر تغییر می‌کند و مقدار جریان مشترک آنها ۱۰۰ میکروآمپر خواهد بود که با این مقدار گره جمع کننده پایین در حدود ۴۰۰ مگاهرتز محاسبه می‌شود.

به همین ترتیب هنگامی که جریان‌های خروجی زیر بلوک PMOS با جریان‌های خروجی ۵ سلول فولدینگ NMOS (و یک سلول اضافی با ورودی‌های ثابت) ترکیب می‌شوند، جریان‌هایی با مقدار مشترک ۲۵۰ میکروآمپر ساخته می‌شود.




شکل ۲۳-۵ مدار معکوس کننده جریان متنجه سلول‌های PMOS و ایزوله کننده دو گره جمع کننده

با استفاده از وارون مدار شکل ۲۴-۵ که در شکل ۲۳-۵ نمایش داده شده است، علاوه بر ایجاد فضای ولتاژ کافی برای بارهای خروجی، امکان ایزوله کردن پاسخ فرکانسی گره‌های جمع کننده بالا از گره‌های خروجی بدست می‌آید.

با انتخاب مقدار  $325 \pm 75$  میکروآمپر برای جریان منابع PMOS، جریان شاخه‌های خروجی برابر بازدید میکروآمپر بدست می‌آید.


از آنجا که هرگونه عدم تطابق بین منابع جریان ثابت پایین (NMOS) و بالا (PMOS) باعث بوجود آمدن یک افست جریان ثابت و جابجا شدن محلهای عبور از صفر می‌گردد، اندازه W و L ترانزیستورهای تعیین کننده جریان این منابع باید به اندازه کافی بزرگ درنظر گرفته شود. این افزایش سطح بهتر است حتی الامکان با افزایش طول انجام گیرد تا هم مقاومت خروجی ترانزیستورها افزایش یابد و هم خازن‌های همپوشانی (بخصوص خازن درین - گیت) زیاد بزرگ نشوند.



شکل ۲۴-۵ مدار معکوس کننده جریان متنجهنه نهایی و ایزوله کننده گره جمع کننده NMOS از گره خروجی

## ۶-بارهای خروجی و شبکه درون یابی

در مورد بارهای خروجی وجود فضای ولتاژی کافی امکان استفاده از بارهای فعال بصورت اتصال دیودی را امکان پذیر می‌سازد. چنانچه از چهار ترانزیستور مطابق شکل ۲۵-۵ برای بارهای خروجی استفاده کنیم، می‌توان با بهره گیری از فیدبک مثبت مقدار امپدانس دیفرانسیل را تا حد زیادی بالا برد.[۷۹]



شکل ۲۵-۵ بارهای خروجی با فیدبک مثبت

قابل ذکر است که در این ساختار بار فعال، امپدانس تفاضلی و مشترک دو مقدار متفاوت دارند:

$$R_{inDiff} \approx \frac{1}{g_{m1,2} - g_{m3,4}} \quad (4-5)$$

$$R_{inCom} \approx \frac{1}{g_{m1,2} + g_{m3,4}}$$

از آنجا که مقاومت‌های شبکه درون یابی بین خروجی‌های بلوک‌های چهارگانه قرار می‌گیرند. در عمل مقدار مقاومت خروجی دیفرانسیل برابر  $R_{inDiff} \| 8.R_I$  می‌گردد و چون در افزایش مقاومت  $R_I$  (به دلیل ثابت زمانی خروجی دیفرانسیل که از ورودی مقایسه‌گرها دیده می‌شود) با محدودیت مواجه هستیم، در عمل مقاومت‌های شبکه درون یابی هستند که مقاومت خروجی دیفرانسیل را تعیین می‌کنند.

از طرف دیگر همانگونه که اشاره شد شبکه درون یابی در عین حال به عنوان شبکه متوسط گیری نیز عمل می‌کند و از این جنبه نسبت  $R_I$  به امپدانس مشترک خروجی است که تعیین کننده ضریب تصحیح خطای خواهد بود. کم بودن مقاومت خروجی مشترک این امکان را پدید می‌آورد که با مقدار  $R_I$  نه چندان بزرگ، به نسبت دلخواه دست یابیم.

اینکه مقاومت خروجی بیشتر توسط مقاومت‌های درون یابی تعیین شوند، یک مزیت دیگر را نیز دنبال خواهد داشت. اگر خطای ولتاژ خروجی تفاضلی را نسبت به تطابق ترانزیستورهای  $M_1$  تا  $M_4$  بررسی کنیم، به رابطه تقریبی زیر خواهیم رسید:

$$\sigma_{\Delta V}^2 = \frac{1+a}{(1-a)^2} \cdot \frac{A_{V_{th}}}{WL} \quad (5-5)$$

که در این رابطه  $a$  نسبت عرض ترانزیستورهای فبدبک مثبت به عرض ترانزیستورهای اتصال دیودی (معمولًاً در حدود ۰/۹) است. همانگونه که در این رابطه مشخص است، تطابق مقاومت‌های خروجی در حالت تفاضلی به شدت به تطابق ترانزیستورها وابسته است و برای داشتن تطابق کافی، سطح ترانزیستورها باید بسیار بزرگ در نظر گرفته شود.

به عنوان مثال برای داشتن خطای LSB ۰/۲۵ کمتر از INL به ازای عدم تطابق مقاومت‌های خروجی، مقدار حداقل خطای ولتاژ خروجی در حدود ۶ میلی ولت بدست می‌آید و سطح ترانزیستورها برای داشتن عدم تطابق کمتر از این مقدار در حدود ۱۰۰۰ میکرون مربع محاسبه می‌شود که باعث ایجاد خازن‌های بزرگی در گره خروجی و کنندی پاسخ زمانی آن خواهد شد.

در حالی که اگر مقاومت‌های درون یابی تعیین کننده مقاومت خروجی باشند، این میزان عدم تطابق با در نظر گرفتن سطحی برابر ۱۰ میکرون مربع برای هر مقاومت درون یابی به سادگی قابل دستیابی خواهد بود.

## ۷-۵ مدار تنظیم مشخصه پیش تقویت کننده‌های NMOS و PMOS

همانگونه که در فصل ۳ توضیح داده شد، مدار تنظیم مشخصه پیش کننده‌ها از یک سلول فولدینگ NMOS و یک سلول PMOS و یک تقویت کننده عملیاتی تشکیل شده و وظیفه آن یکسان کردن مشخصه دو سلول در انتهای قسمت خطی (در محل عبور از صفر سلول مجاور) است.

در عمل علاوه بر موارد فوق، دو منبع جریان ثابت مشابه شکل ۲۳-۵ به منظور معکوس کردن جهت جریان سلول PMOS در این مدار به کار رفته است. مقدار جریان این دو منبع جریان برابر ۱۲۵ میکروآمپر درنظر گرفته شده است و به این ترتیب جریان شاخه‌های خروجی بین ۷۵ تا ۱۲۵ میکروآمپر تغییر می‌کند.


این جریان‌ها پس از جمع شدن با جریان‌های خروجی سلول فولدینگ NMOS در دو مقاومت ۴ کیلو اهمی به ولتاژ تبدیل می‌شوند و به ورودی‌های یک تقویت کننده عملیاتی اعمال می‌گردند.

از آنجا که مدار تنظیم کننده یک مدار بایاس dc است، پاسخ فرکانسی آن از اهمیت خاصی برخوردار نیست و تقویت کننده عملیاتی به کار رفته لازم نیست پهنهای باند زیادی داشته باشد. مدار تنظیم کننده مشخصه در شکل ۲۶-۵ دیده می‌شود.


تقویت کننده عملیاتی طراحی شده از نوع کسکود تا شده<sup>۱</sup> با خروجی یکطرفه است که از مشخصات آن می‌توان به بهره dc زیاد و عدم نیاز به فیدبک مشترک اشاره کرد. مدار تقویت کننده در شکل ۵-۵ دیده می‌شود.

---

<sup>۱</sup> -Folded Cascode



شکل ۲۶-۵ مدار تنظیم کننده مشخصه پیش تقویت کننده‌ها



شکل ۲۷-۵ تقویت کننده عملیاتی به کار رفته در مدار تنظیم مشخصه‌ها

با قرار دادن جریان پیش تقویت کننده PMOS برابر با ۱۳۰ میکروآمپر مدار تنظیم کننده جریان پیش تقویت کننده NMOS را به مقدار ۸۲ میکروآمپر تنظیم می‌کند. با این مقادیر جریان بهره سلولها در نقاط عبور از صفر سلول مجاور کاملاً یکسان خواهد شد.

## ۸-۵ سوئیچ متعادل کننده<sup>۱</sup> خروجی

با تمهیدات در نظر گرفته شده پنهانی باند سیگنال کوچک بلوك فولдинگ به اندازه کافی وسیع خواهد بود. ولی در عمل رفتار سیگنال بزرگ سلول های فولдинگ و گره های میانی و گرمه خروجی نیز در رسیدن به موقع سیگنال خروجی به مقدار نهایی موثر هستند.

بدترین حالت هایی که از نظر پاسخ زمانی ممکن است اتفاق بیافتد مربوط به ورودی هایی است که دامنه پرش آنها زیاد است و مقدار نهایی آنها در نزدیکی یکی از محلهای عبور از صفر قرار می گیرد.

رفتار سیگنال بزرگ مجموعه بلوك فولдинگ باید به گونه ای باشد که پیش از رسیدن زمان مقایسه خروجیها به مقدار مشخصی رسیده باشند. مقدار لازم نیست برابر مقدار نهایی ( $A.(V_{in}-V_{ref})$ ) باشد و کافی است اولاً هم علامت با مقدار نهایی بوده و ثانیاً قدر مطلق دامنه آن از حد اکثر افست مقایسه کننده ها بیشتر باشد.

در خروجی پیش تقویت کننده سیگنال هنوز وارد بخش های غیر خطی نشده است و با اعمال پالس ورودی، ترانزیستور متصل به ورودی با گذشت زمان محدودی وارد ناحیه اشباع شده و بصورت نمایی به سمت مقدار نهایی میل می کند.

در گره های جمع کننده پایین و بالا تغییرات سیگنال حالت غیر یکنواخت دارد و بسته به مقدار اولیه و مقدار نهایی پالس ورودی، جریان ورودی به این گره ها چندین بار تغییر می کند و به علت وجود خازن های پراکنده ای و لتاژ این گره ها نیز تغییرات نسبتاً زیادی خواهد داشت.

به همین ترتیب در خروجی ها تغییرات و لتاژ قبل از رسیدن به مقدار نهایی می تواند دامنه زیادی داشته باشد که تغییرات آن به مقدار اولیه، مقدار نهایی و سرعت تغییر ورودی بستگی دارد.

---

<sup>۱</sup> -Equalizing Switch

به عنوان مثال اگر ورودی با سرعت کم از اولین نقطه عبور از صفر و یک بلوک فولدینگ به سمت هشتمین نقطه عبور از صفر همان بلوک حرکت کند، خروجی تفاضلی هفت بار از حداقل مثبت به حداقل منفی و بالعکس تغییر می‌کند و درنهایت دوباره به صفر می‌رسد. با افزایش شیب ورودی تعداد تغییرات خروجی و دامنه آنها کاهش می‌یابد ولی به هر حال زمان نسبتاً زیادی را به خود اختصاص می‌دهد.

علاوه براین تغییرات ولتاژ گره‌های جمع کننده پایین و بالا می‌تواند برخی از منابع جریان ثابت NMOS یا PMOS را از حالت خطی خارج کند و برگشت آنها به حالت خطی به کندی صورت گیرد.


استفاده از سوئیچ‌های متعادل کننده<sup>۱</sup> در گره‌ها حساس در بهبود رفتار سیگنال بزرگ موثر است [۸۰]. این سوئیچ‌ها گره‌های تفاضلی حساس را در زمان محدودی از پریود تبدیل اتصال کوتاه می‌کنند و باعث می‌شوند بخش عمدۀ ای از تغییرات گذرا در ولتاژ این گره‌ها حذف شود. از این سوئیچ‌ها معمولاً در گره خروجی [۸۱] یا در خروجی پیش تقویت کننده [۸۲] استفاده می‌شود. در مبدل مورد طراحی، قرار دادن سوئیچ متعادل کننده در خروجی پیش تقویت کننده‌ها عملاً تاثیر مثبتی روی رفتار گذرا ندارد. زیرا با توجه به یکطرفه بودن سیگنال ورودی، باز و بسته کردن سوئیچ روی خروجی‌های تفاضلی پیش تقویت کننده تاثیر یکسانی نخواهد داشت و درنهایت باعث طولانی ترشدن پاسخ گذرا خواهد شد.

قرار دادن سوئیچ متعادل کننده در خروجی بلوک‌های فولدینگ و همچنین در گره جمع کننده بالایی دامنه تغییرات خروجی را محدودتر می‌کند. میزان کارآیی این سوئیچ‌ها بستگی زیادی به زمان بسته

---

<sup>۱</sup>-Equalizing Switch

این شکل به ازای ورودی با شکل ۲۹-۵ ایجاد شده است. لازم به ذکر است که در عمل به علت وجود مدار دنبال گر-نگهدار، ورودی در هیچ حالتی بصورت ناگهانی بین ابتداء و انتهای محدوده پرش نمی‌کند و در بدترین شرایط یعنی ورودی سینوسی تمام دامنه با فرکانس نایکویست در زمانی برابر با یک چهارم پریود ورودی از ابتدای محدوده به انتهای آن می‌رسد.



شکل ۲۹-۵ ورودی پالس تمام دامنه

## ۹-۵ نردبان مقاومتی<sup>۱</sup>

نردبان مقاومتی شاخه‌ای از مقاومت‌های سری با مقادیر مساوی (به جز مقاومت‌های ابتدایی و انتهایی) است که وظیفه ساختن ۳۲ ولتاژ مرجع اصلی و ۱۲ مرجع خارج از محدوده را از یک ولتاژ (یا جریان) مرجع به عهده دارد. نکته کلیدی در تعیین مقدار مقاومت‌های سری تاثیر این مقدار در رفتار حالت گذرای مدار است.

---

<sup>۱</sup> -Reference Ladder

در عمل با اعمال ورودی سینوسی یا پالس به یک طرف زوج تفاضلی پیش تقویت کننده بخشی از این سیگنال از طریق خازن‌های گیت-سورس دو ترانزیستور ورودی به ورودی دیگر انتقال می‌یابد. دامنه این سیگنال نفوذی به خازن بین دو ورودی و مقاومت دیده شده از ورودی مرجع بستگی دارد. حداکثر مقدار مقاومت معادل دیده شده از ورودی مرجع، مربوط به مرجع میانی است که از هر طرف تا زمین (و ولتاژ مرجع) مقاومتی برابر نصف مقاومت کل نردنban مقاومتی ( $R$ ) را می‌بینند:

$$\max(r_{eq}) = \frac{R}{2} \left\| \frac{R}{2} \right\| = \frac{R}{4} \quad (6-5)$$

میزان تقریبی نفوذ سیگنال به ورودی مرجع برای ورودی سینوسی در مرجع [۸۳] بررسی شده و رابطه تقریبی زیر برای حداکثر مقاومت کل نردنban مقاومتی ارائه شده است.

$$R = \frac{4\varphi}{\pi \cdot 2^N f_{in} \cdot C} \quad (7-5)$$

در این رابطه  $R$  کل مقاومت نردنban برحسب اهم،  $\varphi$  مقدار نفوذ سیگنال ورودی به نسبت یک  $N$  LSB تعداد بیت مبدل،  $f_{in}$  فرکانس ورودی و  $C$  مجموع خازن‌های بین ورودی و مراجع مختلف است. تقریبی بودن این رابطه اولاً بدلیل ثابت فرض کردن خازن  $C$  است که (در عمل مشابه خازن ورودی، تابعی از ولتاژ ورودی است) و ثانیاً در مدار معادل ساده شده کل مقاومت  $R$  به چهار قسمت تقسیم شده و خازنها از ورودی به گره‌های میانی این چهار قسمت در نظر گرفته شده‌اند.


برای مبدل مورد طراحی مقداری که برای  $R$  از رابطه (7-5) بدست می‌آید بسیار کوچک ( $\approx 20$  اهم) و غیر عملی است. علت آن است که در این رابطه وجود مدار نمونه برداری در نظر گرفته نشده است و مقدار  $R$  بدست آمده برای حالتی است که بخواهیم مبدل را تا فرکانس نایکوییست بدون مدار نمونه برداری به کار گیریم.

در حضور نمونه برداری، ورودی می‌تواند یک پالس با مقدار حد اکثر برابر با دامنه ورودی در نظر گرفته شود. در این حالت مقدار مقاومت نردبان مقاومتی باید به اندازه‌ای کوچک باشد که در زمان کوتاهی پس از اعمال پالس تغییرات ولتاژ در ورودی مرجع میراشده اثر نفوذ سیگنال ورودی برطرف شود.

اگر برای تحلیل از همان مدار ساده شده مرجع [۲۶-۳۰] نشان داده شده است استفاده کنیم، نسبت سیگنال نفوذی به سیگنال ورودی در حوزه  $S$  بصورت زیر بدست می‌آید:

$$\frac{V_{mid}(s)}{V_{in}(s)} = \frac{\tau s(\tau s + 4)}{\tau^2 s^2 + 4\tau s + 2} \quad (8-5)$$

در این رابطه  $\tau = \frac{R}{8} \cdot \frac{C}{2} = \frac{RC}{16}$  است.



شکل ۳۰-۵ مدار ساده شده ورودی مبدل

با استفاده از این رابطه می‌توان تغییرات زمانی ورودی مرجع را با اعمال یک پالس با دامنه  $V$  به ورودی بدست آورد:

$$V_{mid}(t) = \frac{V}{2\sqrt{2}} \left[ (2 + \sqrt{2})e^{\frac{-t}{\tau}(2-\sqrt{2})} - (2 - \sqrt{2})e^{\frac{-t}{\tau}(2+\sqrt{2})} \right] \quad (9-5)$$

زمان لازم برای رسیدن ولتاژ خروجی به یک مقدار خاص<sup>(۷)</sup> بصورت زیر محاسبه می‌شود:

$$t \approx \frac{\tau}{2-\sqrt{2}} \ln \left( \frac{2+\sqrt{2}}{2\sqrt{2}} \cdot \frac{V}{v} \right) = \frac{\tau}{2-\sqrt{2}} \left( \ln \left( \frac{2+\sqrt{2}}{2\sqrt{2}} \right) + \ln \left( \frac{V}{v} \right) \right) \quad (10-5)$$

به عنوان مثال اگر بخواهیم حداکثر تا یک دهم پریود تبدیل به ازای یک پالس ورودی با مقدار تمام

دامنه، نفوذ سیگنال به ورودی مرجع به  $LSB/10$  برسد، ثابت زمانی مدار بصورت زیر بدست می‌آید:

$$\tau \leq \frac{\frac{2-\sqrt{2}}{2} T}{0.188 + \ln(\frac{2^N}{0.1})} \quad (11-5)$$

به عنوان مثال اگر  $C$  را با تقریب برابر  $\frac{C_{GS\,sat}}{2} \approx 2.64^{pF}$  درنظر بگیریم مقدار  $R$  کوچکتر از

۱۲۹۰ اهم بدست می‌آید.

کوچک کردن مقدار مقاومت نردهان مقاومتی از طرف دیگر به افزایش توان تلفاتی آن بخش منجر

خواهد شد. با درنظر گرفتن سقف ۱۰ میلی وات برای توان تلفاتی نردهان مقاومتی، حداقل مقاومت

کل این نردهان برابر ۲۲۵ اهم بدست می‌آید. در عمل مقدار این مقاومت با احتساب مقاومت‌های

کوچک دو طرف آن ۲۳۵ اهم در نظر گرفته شد. باایستی اشاره کرد که اگر برخی از مراجع نردهان

مقاومتی (خصوصاً مرجع میانی) با خازن نسبتاً بزرگی به زمین وصل شوند، در بهبود رفتار زمانی و

ثابت ماندن ورودی مرجع پیش تقویت کننده‌ها موثر خواهد بود.

## ۱۰-۵ مقایسه گر<sup>۱</sup>

در نگاه اول چنین به نظر می‌رسد که به خاطر وجود بهره پیش پردازشگر آنالوگ (بلوک فولدینگ)، افست مقایسه گرها تاثیر چندانی بر خطای *INL* ندارد و انتخاب مقایسه گر مناسب تنها براساس توان مصرفی و سرعت مقایسه می‌تواند انجام شود.

پاسخ زمانی سیگنال بزرگ آنالوگ نشان می‌دهد در مواردی که مقدار نهایی خروجی آنالوگ نزدیک به محل‌های عبور از صفر است، در زمان محدود نمونه برداری و نگهداری، خروجی فرصت رسیدن به مقدار نهایی (بهره  $\times$  فاصله ورودی تا مرجع) را ندارد و مقایسه گر باقیستی افست پایین‌تری نسبت به آنچه محاسبات فصل ۳ نشان می‌دهد داشته باشد.


## ۱۰-۶ بررسی مقایسه گرهای دینامیک

مقایسه گرهای دینامیک که در مبدل‌های سریع کاربرد فراوانی دارند و از مزایایی چون توان مصرفی پایین و سرعت بالا برخوردارند معمولاً مشخصه افست خوبی ندارند[۸۴]. به عنوان مثال در مقایسه گر دینامیک شکل ۳۱-۵ در لبه پایین رونده کلاک اختلاف دو ولتاژ ورودی اختلاف جریانی در شانخه‌های خروجی ایجاد می‌کند که باعث می‌شود مدار حافظه خروجی<sup>۲</sup> (که از دو معکوس کننده<sup>۳</sup> پشت به مثبت تشکیل شده است)، به سمت یکی از دو حالت پایدار خود حرکت کند. در لحظه تصمیم گیری هر دو ترانزیستور ورودی  $M_1$  و  $M_2$  در ناحیه تراپید قرار دارند و علاوه بر این دو ترانزیستور، تطابق ترانزیستورهای  $M_5$  و  $M_6$  نیز در تعیین افست ورودی موثر هستند[۸۵].

<sup>1</sup> -Comparator


<sup>2</sup> -Output Latch

<sup>3</sup> -Inverter



شکل ۳۱-۵ مقایسه گر دینامیک

به منظور کاهش افست استاتیک، می‌توان از مدل تغییر یافته شکل ۳۲-۵ استفاده کرد که در آن سوئیچ‌های  $M_3$  و  $M_4$  با اتصال درین ترانزیستورهای ورودی به زمین، آنها را در لحظه مقایسه در ناحیه اشباع قرار می‌دهند و به این ترتیب افست استاتیک این مقایسه‌گر عمدتاً با اختلاف ولتاژ آستانه دو ترانزیستور ورودی تعیین می‌گردد[۸۶].



شکل ۳۲-۵ مقایسه گر تغییر یافته

با وجود کاهش افست در مقایسه گر شکل ۳۲-۵ این مقایسه گر همچنان به افست دینامیک ناشی از تفاوت خازن پارازیک گرهای خروجی حساس است و از طرف دیگر نویز کیک-بک<sup>۱</sup> آن به علت وجود ترانزیستور  $M_{11}$  و  $M_3$  و  $M_4$  افزایش یافته است.

به منظور کاهش نویز کیک بک، گیت ترانزیستور  $M_{11}$  به جای سیگنال کلاک به یک ولتاژ بایاس ثابت وصل شد. این کار اگرچه به قیمت خارج شدن مقایسه گر از حالت تمام دینامیک و مصرف توان در نیمی از پریود تبدیل تمام می‌شود، ولی علاوه بر کاهش تغییرات ورودی در لبهای کلاک، در زمان بالا بودن ولتاژ کلاک (فاز پیش تقویت) سیگنال ورودی توسط ترانزیستورهای  $M_1$  و  $M_2$  به همراه  $M_3$  و  $M_4$  (که در ناحیه تراپید قرار دارند و بصورت مقاومت بار عمل می‌کنند) بهره‌ای ایجاد می‌کند که تاثیر عدم تطابق ترانزیستورهای طبقه خروجی را در ورودی کاهش می‌دهد.<sup>[۸۷]</sup>

## ۲-۱۰-۵ تحلیل افست دینامیک مقایسه گر

به منظور روشن‌تر شدن نحوه بھبود عملکرد مقایسه گر، مدار شکل ۳۳-۵ را درنظر می‌گیریم. این مدار همان مقایسه گر شکل ۳۲-۵ است که ترانزیستور  $M_{11}$  با یک منبع جریان ثابت جایگزین شده و سوئیچ‌های  $M_9$  و  $M_{10}$  به جای زمین کردن خروجی‌ها آنها را به ولتاژ بایاس  $V_b$  وصل می‌کنند. در فاز پیش تقویت، ولتاژ CLK بالا<sup>۲</sup> است و می‌توان نوشت:


$$\Delta I = g_{m1,2} \Delta V_{IN} \quad (12-5)$$

که اختلاف ولتاژ ورودی‌های  $V_{IN}$  و  $V_{IP}$  و  $\Delta I$  و  $\Delta V_{in}$  تفاوت جریان دو شاخه خروجی است.

---

<sup>1</sup> - Kick back

<sup>2</sup> -High



شکل ۳۳-۵ مدار مقایسه گر تغییر یافته در حالت کلی

ولتاژ گرههای  $X$  و  $Y$  در این فاز برابر خواهد بود با :

$$V_{X_0} = R_{on} \cdot \left( I + \frac{\Delta I}{2} \right), \quad V_{Y_0} = R_{on} \cdot \left( I - \frac{\Delta I}{2} \right) \quad (13-5)$$

در رابطه (۱۳-۵) مقاومت معادل ترانزیستورهای  $M_3$  و  $M_4$  در ناحیه ترایوود است. گره های خروجی در این فاز توسط ترانزیستورهای  $M_9$  و  $M_{10}$  به ولتاژ  $V_b$  وصل شده اند. با پایین آمدن ولتاژ کلاک در  $t=0$  ولتاژ گرههای  $X$  و  $Y$  و گره های خروجی تحت تاثیر تفوذ کلاک<sup>۱</sup> اندکی جابجا

می شوند و می توان نوشت :

$$\begin{aligned} V_{X|_{t=0^+}} &= V_{X_0} - \delta_1 = R_{on} \cdot \left( I + \frac{\Delta I}{2} \right) - \delta_1 \\ V_{Y|_{t=0^+}} &= V_{Y_0} - \delta_1 = R_{on} \cdot \left( I - \frac{\Delta I}{2} \right) - \delta_1 \end{aligned} \quad (14-5)$$

$$V_{ON|_{t=0^+}} = V_{OP|_{t=0^+}} = V_b - \delta_2 \quad (15-5)$$

---

<sup>1</sup> -Clock Feed-through

در روابط بالا،  $\delta_1$  و  $\delta_2$  به ترتیب نفوذ کلک از ترانزیستورهای  $M_3$  ( $M_4$ ) و  $M_9$  ( $M_{10}$ ) است :

$$\delta_1 = \frac{C_{gd3}}{C_{gd3} + C_X} V_{DD} = \frac{C_{gd4}}{C_{gd4} + C_Y} V_{DD} \quad (16-5)$$

$$\delta_2 = \frac{C_{gd9}}{C_{gd9} + C_{OP}} V_{DD} = \frac{C_{gd10}}{C_{gd10} + C_{ON}} V_{DD} \quad (17-5)$$

$C$  مجموع خازن گره  $X(Y)$  به زمین و  $C_0$  خازن معادل گره های خروجی مقایسه گر است.

برای آنکه مدار حافظه خروجی حلقه فیدبک مثبت<sup>۱</sup> خود را آغاز نماید، ولتاژ گره های  $X$  و  $Y$  باید حدوداً به اندازه ولتاژ آستانه ترانزیستور PMOS از ولتاژ خروجی بالاتر باشد [۸۸]. به این ترتیب با پایین آمدن کلک خازن گره های  $X$  و  $Y$  با جریان ترانزیستورهای  $M_1$  و  $M_2$  شارژ می شوند تا جایی که حلقه فیدبک مثبت فعال شود. زمان لازم برای طی این مرحله ( $t_D$ ) بصورت زیر بدست می آید :

$$t_D = (V_b - \delta_2 + |V_{tp}| - I.R_{on} + \delta_1) \cdot \frac{C}{I} = V'_B \cdot \frac{C}{I} \quad (18-5)$$

$$V'_B \equiv (V_b - \delta_2 + |V_{tp}| - I.R_{on} + \delta_1) \quad (19-5)$$

چنانچه خازن پارازیک بین گره های  $X$  و  $Y$  کاملاً برابر نباشند و اختلافی به اندازه  $\Delta C$  بین آنها وجود داشته باشد، در لحظه  $t=t_D$  اختلاف ولتاژ دو گره تنها تابع اختلاف ورودیها نخواهد بود:

$$\Delta V_{X,Y} = \left( \frac{(I + \frac{g_m \Delta V_{in}}{2}) t_D}{C} - V_{X0} \right) - \left( \frac{(I - \frac{g_m \Delta V_{in}}{2}) t_D}{C + \Delta C} - V_{Y0} \right) \quad (20-5)$$

$$\Delta V_{X,Y} = R_{on} g_m \Delta V_{in} + \frac{g_m \Delta V_{in}}{I} V'_B - \frac{\Delta C}{C} V'_B \quad (21-5)$$

در بدست آوردن روابط بالا از تفاوت نفوذ کلک در اثر یکسان نبودن خازن های پراکنده گی دو طرف صرف نظر شده است. دو ترم اول رابطه ۲۰-۵ ناشی از سیگنال (اختلاف ورودیها) است و ترم سوم

<sup>۱</sup> -Regeneration


ناشی از شارژ دو گره با خازن‌های متفاوت می‌باشد. در حالتی که  $R_{on}$  کوچک باشد، با اضافه شدن زمان تاخیر  $t_D$  (و ولتاژ  $V'_B$ ) ترم‌های سیگنال و افست به یک نسبت زیادمی‌شوند و در این حالت تغییر  $V_b$  تاثیری روی افست دینامیک ناشی از اختلاف خازن گره‌های  $X$  و  $Y$  نخواهد داشت. ولی با درنظر گرفتن تمام پارامترهای رابطه (۲۱-۵) اگر در ورودی افست معادلی درنظر بگیریم. مقدار آن خواهد بود :

$$V_{offset1} = \frac{\frac{\Delta C}{C} V'_B}{g_m \cdot \left( R_{on} + \frac{V'_B}{I} \right)} \quad (22-5)$$

باتوجه به رابطه (۲۲-۵) مشخص است که افزایش  $V'_B$  از یک طرف باعث افزایش بهره موثر و کاهش افست ورودی خواهد شد و از طرف دیگر تاثیر یکی از ترم‌های مربوط به عدم تطابق خازن‌ها را زیاد می‌کند. در شکل ۳۴-۵ افست معادل ورودی به ازای  $\Delta C/C$  های متفاوت گره‌های  $X$  و  $Y$  در دو حالت  $V_b=0$  و  $V_b=200^{mv}$  رسم شده‌اند.


همانگونه که در شکل دیده می‌شود، ۲ درصد تفاوت در خازن‌های دو گره می‌تواند بین ۱ تا  $1/4$  میلی ولت افست دینامیک در ورودی ایجاد کند.

البته لازم به تذکر است که از آنجا که گره‌های  $X$  و  $Y$  گره‌های داخلی هستند تفاوت خازن پارازیک آنها می‌تواند با یک طراحی لی اوت دقیق پایین نگاه داشته شود.



شکل ۳۴-۵ تغییرات ولتاژ افست دینامیک بر حسب میزان عدم تطابق خازن‌ها

رابطه افست ورودی با ولتاژ بایاس  $V_b$  در شکل ۳۵-۵ نمایش داده شده است. با مقادیر در نظر گرفته شده برای طراحی مقایسه گر، ولتاژ  $V_b$  تاثیر قابل ملاحظه‌ای روی افست دینامیک ناشی از عدم تطابق خازن‌های گره‌های  $X$  و  $Y$  ندارد.



شکل ۳۵-۵ افست دینامیک ورودی بر حسب ولتاژ  $V_b$  برای اختلاف خازن ۱ درصد بین گره‌های  $X$  و  $Y$

در گره‌های خروجی ، تفاوت خازن دو گره تاثیر بیشتری در افست دینامیک ورودی خواهد داشت زیرا هنگامی که فیدبک مثبت حلقه خروجی (متشکل از دو معکوس کننده پشت به پشت<sup>۱</sup>) آغاز می‌شود، تفاوت خازن‌های خروجی می‌تواند تفاوت مقدار اولیه دو گره را تحت الشعاع قرار دهد و مقدار تعادل نهایی را بر عکس کند.

برای حالت ساده شده‌ای که در اینورتر و با ولتاژ ورودی مشخص به یکدیگر وصل می‌شوند، تحلیل افست دینامیک در مرجع [۸۹] صورت گرفته و رابطه ساده زیر ارائه شده است :


$$V_{os} = \frac{\Delta C_o}{C_s} \cdot (V_b - V_s) \quad (23-5)$$

در این رابطه  $C_0$  خازن معادل هر یک از گره‌های خروجی به زمین و  $\Delta C_o$  تفاوت آنهاست.  $V_b$  ولتاژ اولیه گره‌های خروجی و  $V_s$  ولتاژ آستانه (تغییر حالت) یک معکوس کننده CMOS است (برابر ولتاژی که به ازای آن جریان ترانزیستور NMOS و PMOS در حالت اشباع با یکدیگر برابر می‌شوند). با توجه به این رابطه اگر ولتاژ اولیه با  $V_s$  برابر باشد، ولتاژ افست دینامیک ناشی از تفاوت خازن‌های خروجی به صفر می‌رسد.

در مقایسه گر مورد طراحی، ولتاژ ورودی به گره‌های خروجی اعمال نمی‌شود بلکه به سورس ترانزیستورهای PMOS اعمال می‌گردد. با توجه به شکل ۳۶-۵ می‌توان رابطه‌ای بین دو حالت بدست آورده.

---

<sup>۱</sup> -Back-to-back Inverters



شکل ۳۶-۵ ولتاژ اولیه معادل برای حافظه مقایسه گر

اگر در لحظه شروع حلقه فیدبک مثبت ولتاژ سورس ترانزیستورهای PMOS ( = ولتاژ گره‌های  $X$  و  $Y$  ) اختلاف ولتاژی برابر  $\Delta V$  داشته باشند و ولتاژ گره‌های خروجی برابر  $V_b$  باشند. رفتار مدار خروجی مشابه حالتی است که ولتاژ سورس دو ترانزیستور PMOS برابر باشد و خروجی‌ها اختلافی برابر  $\Delta V_o$  داشته باشند. مقدار  $\Delta V_o$  از رابطه زیر بدست می‌آید:

$$\Delta V_o = \frac{g_{mp}}{g_{mp} - g_{mn}} \cdot \Delta V_{X,Y} \quad (24-5)$$

در این رابطه  $g_{mp}$  و  $g_{mn}$  بهره جریان ترانزیستورهای NMOS و PMOS در زمان  $t_D$  است. در عمل ولتاژ  $V$  در شکل ۳۶-۵ ثابت نیست ولی نرخ تغییرات آن در فاز باز-زایی<sup>۱</sup> به مراتب کندر از فاز پیش تقویت<sup>۲</sup> خواهد بود و ثابت فرض کردن آن خطای قابل ملاحظه‌ای ایجاد نمی‌کند. با توجه به اینکه  $V_b$  باید به گونه‌ای انتخاب شود که ترانزیستورهای  $M_7$  و  $M_8$  وارد ناحیه تراپود نشوند، منطقی است که  $V_b$  کوچکتر از ولتاژ آستانه ترانزیستورهای NMOS و درنتیجه  $g_{mn}$  به مراتب کوچکتر از  $g_{mp}$  باشد. با ترکیب رابطه‌های (24-5) و (23-5) ولتاژ افست دینامیک ورودی ناشی از تفاوت خازن‌های خروجی به صورت زیر بدست می‌آید:


<sup>1</sup> -Regeneration Phase

<sup>2</sup> -Preamplification Phase

### ۳-۱۰-۵ مقایسه گر با افست دینامیک پایین

برای ساختن ولتاژ باپاس می‌توان از مداری مشابه شکل ۳۸-۵ استفاده کرد که در آن  $V_b$  توسط

ترانزیستور  $M_{11}$  و  $M_5$  و  $M_6$  (که هر سه بصورت دیود بسته شده‌اند) ساخته می‌شود.



شکل ۳۸-۵ مقایسه گر با افست دینامیک نزدیک به صفر

شبیه سازی نشان می دهد که افست دینامیک این مقایسه گر با تفاوت خازنی ۴۰ فمتو فاراد کمتر از

۰/۵ میلی ولت خواهد بود. چنین مقایسه گری می تواند برای جبران افست استاتیک با افست

دینامیک قایا، بیر نامه ریزی یه کار رود [۹۰][۹۱].

یک راه دیگر بای قرار دادن ولتاژ اولیه خروجی‌ها در نزدیکی مقدار یکه، آن است که دو خروجی


را در فاز پیش تقویت به یکدیگر وصل کنیم (شکل ۳۹-۵).

در اینحالت در ابتدای فاز بیش تقویت خروجی ها در ولتاژی نزدیک به آستانه تر این سستو های NMOS

قراء می گیرند و به تدریج از ولتاژ آنها کاسته می شود. شیوه سازی نشان می دهد که در لحظه بازشدن


سوئیچ  $M_9$  در حالتی که فرکانس کلک مقاسه گر ۱۵۰ مگاهرتز باشد، ولتاژ گرهای خروجی، در

حدود ۴۰۰ میلی ولت است و به ازای ۱۰ فمتوفاراد اختلاف خازن دو گره خروجی، افست دینامیک ورودی کمتر از ۳ میلی ولت خواهد بود.



شکل ۳۹-۵ مقایسه گر با افست دینامیک کم

اگرچه این افست نسبت به مدار شکل ۳۸-۵ بالاتر است ولی نسبت به مدار اولیه بهبود قابل ملاحظه‌ای دارد و در عین حال از پیچیدگی کمتری برخوردار است. مجموع ولتاژ افست ورودی ناشی از عدم تطابق ولتاژهای آستانه، طول و عرض ترانزیستورها و خازن‌های گره‌های مختلف برای این مقایسه گر با استفاده از شبیه سازی مونت کارلو بررسی شد. در شکل ۴۰-۵ هیستوگرام ولتاژ افست ورودی دیده می‌شود و جدول ۲-۵ خلاصه مشخصات مقایسه گر طراحی شده را بیان می‌کند.



شکل ۴-۵ هیستوگرام ولتاژ افست ورودی

جدول ۲-۵ خلاصه مشخصات مقایسه گر


Resolve time	1.3 ns
Dynamic Offset for $\Delta C_O = 10\text{fF}$	2.8 mV
Static Offset	3 mV
technology	0.18 $\mu$ CMOS
Power supply	1.5V
Power Consumption	120 $\mu$ W

## ۱۱-۵ مقایسه گرهای مبدل درشت گام

برخلاف مقایسه گرهای مبدل ریزگام که ورودی‌های آنها تفاصلی است و همگی ولتاژ مشترک یکسان (حدود ۰/۵ ولت) دارند، مقایسه گرهای مبدل درشت گام باید ورودی را با ولتاژهای مرجعی که از ابتدا تا انتهای محدوده به فواصل یک چهارم محدوده قرار می‌گیرند مقایسه کنند.

برای آن دسته از این مقایسه‌ها که از ابتدا تا نیمه محدوده انجام می‌شوند از همان ساختار مقایسه گر مبدل اصلی می‌توان استفاده کرد ولی برای مقایسه گرهای نیمه بالایی یا بایستی از وارون مقایسه گر مبدل اصلی استفاده کرد (با ترانزیستورهای ورودی NMOS) و یا پیش از مقایسه گر از یک انتقال دهنده سطح ولتاژ استفاده کرد. این انتقال دهنده می‌تواند یک تقویت کننده تفاضلی NMOS باشد که ولتاژ مشترک خروجی‌های آن به اندازه کافی پایین است.

در عمل راه دوم (استفاده از انتقال دهنده سطح ولتاژ) به تنوع مداری کمتری منجر می‌شود بخصوص که می‌توان از همان پیش تقویت کننده فولیدینگ به این منظور استفاده کرد. برای پایین بردن سطح ولتاژ مشترک خروجی‌ها بارهای مقاومتی با بارهای فعال PMOS بصورت اتصال دیوودی جایگزین شوند. شکل ۴۱-۵ مدار انتقال دهنده سطح ولتاژ برای مقایسه گرهای مبدل درشت گام را نشان می‌دهد.



شکل ۴۱-۵ مدار انتقال دهنده سطح ولتاژ برای مقایسه گر

## ۱۲-۵ مدارهای منطقی دیجیتال

همانگونه که در فصل ۳ اشاره شد مدار دکودر دیجیتال شامل گیت‌های *AND* و *XOR* و *OR* و همچنین مالتی پلکسرهای ۲ به ۱ (برای سنکرون کردن بیت‌های *MBS* و *MSB-I* و نیز سیگنال‌های

سرریز<sup>۱</sup> و ته ریز<sup>۲</sup> است. در خروجی دکودر ۸ عدد حافظه<sup>۳</sup> قرار میگیرد که بیت‌های ساخته شده را در خود ذخیره می‌کند. چنانچه به جای ۸ حافظه خروجی از دوسری ۸ تایی با فرمان‌های جداگانه استفاده کنیم، می‌توان با ذخیره یک در میان خروجی در این دو سری حافظه، با دو برابر کردن تعداد پین‌های خروجی فرکانس خواندن آنها را به نصف تقلیل داد. در عمل به یک سری از حافظه‌ها خروجی‌های  $D_0$  تا  $D_8$  و به یک سری وارون آنها اعمال گردید. به این ترتیب اگر فرمان هر دو سری حافظه‌های یکسان باشد، ۱۶ خروجی به صورت ۸ خروجی دیفرانسیل قابل استفاده هستند.

در طراحی گیت‌های  $AND$  و  $OR$  و  $XOR$  از منطق تفاضلی<sup>۴</sup> استفاده شده یعنی همه ورودی‌ها بصورت مستقیم و وارون مورد استفاده قرار گرفته و خروجی‌ها نیز هم بصورت مستقیم و هم بصورت وارون تولید شده‌اند. به این ترتیب به ازای هر تغییر حالت از صفر به یک یا بالعکس، یک تغییر حالت در جهت معکوس نیز خواهیم داشت که درنهایت اغتشاش ناشی از سوئیچینگ دیجیتال را تا حد زیادی کاهش می‌دهد و تغییرات جریان مصرفی قسمت دیجیتال را نیز نرمتر می‌سازد. در شکل ۴-۵ مدار گیت‌های طراحی شده دیده می‌شود.


---

<sup>1</sup>-Overflow

<sup>2</sup>-Underflow

<sup>3</sup>-Latch


<sup>4</sup>-Differential Logic



شکل ۴-۵ ۴ گیت های دیجیتال آ (ب)

برای حافظه های خروجی نیز از مدار استاندارد حافظه با تریگر لبه<sup>۱</sup> مطابق شکل ۴-۵ استفاده شد و در خروجی آن ۴ عدد اینورتر سری قرار گرفت که به عنوان درایور سلولهای خروجی دیجیتال عمل می کند.

<sup>۱</sup> -Edge-Triggered




شکل ۴۳-۵ حافظه‌های خروجی

### ۱۳-۵ مدارات درایور پالس‌های ساعت

پالس‌های ساعت (کلاک) مورد نیاز در مبدل فولدینگ مورد طراحی عبارتند از :


- ۱- پالس‌های نمونه برداری برای اعمال به مدار دنبالگر - نگهدار شامل دو پالس بدون همپوشانی
- ۲- پالس‌های مقایسه برای اعمال به مقایسه گرهای مبدل اصلی (ریزگام) و مبدل درشت گام
- ۳- پالس‌های متعادل سازی برای اعمال به سوئیچ‌های متعادل ساز خروجی مبدل اصلی
- ۴- پالس‌های ذخیره خروجی دیجیتال در حافظه‌های خروجی

برای ساختن پالس‌های بدون همپوشانی برای نمونه برداری از مداری مطابق شکل ۴۴-۵ استفاده شد که دو کلاک  $Q_1$  و  $Q_2$  را از کلاک ورودی به مدار نمونه برداری می‌سازد.



شکل ۴۴-۵ ساختن پالس‌های بدون همپوشانی برای نمونه برداری

همانگونه که اشاره شد نسبت زمان بسته بودن سوئیچ‌های متصل کننده به کل پریود تبدیل در عملکرد این سوئیچ‌ها موثر است به منظور داشتن پالس‌هایی با نسبت زمان فعال<sup>۱</sup> متغیر، از مداری مطابق شکل ۴۵-۵ استفاده شد که در آن یک ورودی به آنالوگ نسبت زمان فعال کلاک را مشخص می‌کند.




شکل ۴۵-۵ ساختن پالس‌هایی با نسبت زمان فعال متغیر

به این ترتیب که با لبه بالا رونده کلاک، شارژ یک خازن با جریان ثابت شروع می‌شود و هنگامی که ولتاژ خازن به سطح معینی (که توسط ولتاژ آنالوگ ورودی تعیین می‌شود) رسید، فلیپ فلاب ریست<sup>۱</sup> میگردد.

<sup>1</sup> - Duty Cycle

ترتیب زمانی پالس‌های چهارگانه فوق باید به ترتیبی باشد که قبل از بسته شدن سوئیچ متعادل کننده لبه پایین رونده پالس‌های اعمالی به مقایسه گرها اتفاق بیافتد. پس از گذشت زمان محدودی از لبه پالس مقایسه، سوئیچ متعادل کننده باید بسته شود و مدار نمونه برداری نیز در حالت دنبالگری قرار گیرد. تاخیر پالس‌های ذخیره سازی خروجی‌ها نسبت به پالس مقایسه چندان مهم نیست و کافی است در حدی باشد که مدار دکودر دیجیتال حالت گذرای خود را طی کند و تغییر حالت ورودی آن به خروجی برسد. شبیه سازی حداکثر این زمان را در حدود ۲ نانوثانیه نشان می‌دهد.

شکل ۴-۵ زمان بندی لازم برای کلاک‌های چهارگانه را نشان می‌دهد.




شکل ۴-۵ تاخیر کلاک‌های چهارگانه نسبت به یکدیگر

<sup>1</sup> -Reset

## ۱۴-۵ شبیه سازی های دینامیک مداری

شبیه سازی های انجام گرفته برای بررسی رفتار دینامیک مبدل در سه سطح زیر انجام گرفت :

- ۱- شبیه سازی پاسخ زمانی پیش پردازشگر آنالوگ به پالس های با دامنه تمام مقایس مشابه شکل ۵-۲۹.
- ۲- چنانچه خروجی مدار آنالوگ در انتهای پریود تبدیل در جهت صحیح به اندازه کافی از صفر فاصله گرفته باشد، مقایسه به احتمال قریب به یقین با نتیجه صحیح انجام می شود (لازم به تذکر است که عملکرد مقایسه گر از جهت افست استاتیک و دینامیک و مسائلی نظیر فرآپایداری مورد بررسی قرار گرفته است). این شبیه سازی در گوشاهای مختلف پروسه انجام گرفت که نتیجه آن در جدول ۵ بصورت خلاصه آورده شده است. مقادیر VI تا V8 با توجه به شکل ۵-۲۹ تعریف شده اند.



شکل ۵-۲۹ خروجی بلوک فولدینگ به ورودی مشابه شکل ۵-۲۹

جدول ۵-۱ نتایج شبیه سازی زمانی

Output Voltage (mV)	Test Conditions tt VDD=1.5V t=25 <sup>0</sup> C	ss VDD=1.4V t=0 <sup>0</sup> C	tt VDD=1.6V t=100 <sup>0</sup> C
$V_1$	4.84	4.19	5.52
$V_2$	9.1	9.35	6.13
$V_3$	-10.6	-11.6	-5.03
$V_4$	-5.4	-5.46	-4.44
$V_5$	-10.6	-11.6	-5
$V_6$	9.88	10.2	6.4
$V_7$	5.03	4.27	5.76
$V_8$	-5.02	-5.1	4.21

۲- بدست آوردن طیف فرکانسی خروجی و محاسبه نسبت سیگنال به نویز و اعوجاج - به این منظور در شبیه سازی در حوزه زمان ورودی های سینوسی با فرکانس های مختلف و دامنه تمام مقیاس به مبدل اعمال شده و بیت های خروجی در زمان کافی (۵۱۲ سیکل تبدیل) ذخیره شده و با استفاده از آنها سیگنال آنالوگ بازسازی می شود. با استفاده از طیف سیگنال بازسازی شده، نسبت سیگنال به نویز و اعوجاج می تواند محاسبه گردد. نمونه هایی از طیف خروجی بازسازی شده در شکل ۴۸-۵ دیده می شود و در شکل ۴۹-۵ چگونگی تغییرات نسبت سیگنال به نویز و نسبت سیگنال به نویز و اعوجاج با فرکانس ورودی دیده می شود.

## فصل ٦ پیاده سازی، ساخت و آزمون

### ۱-۶ طراحی لی اوت<sup>۱</sup>

در این بخش بصورت خلاصه و فهرست وار به نکاتی که در طراحی لی اوت هر قسمت مورد نظر بوده است و چگونگی پیاده سازی این نکات خواهیم پرداخت.

---

<sup>۱</sup> -Layout

## ۶-۱ طراحی نقشه قرارگیری اجزا<sup>۱</sup>

نحوه قرار گرفتن اجزاء مختلف مدار در کنار یکدیگر در عملکرد نهایی، سطح اشغال شده و راحتی اتصال پین‌ها به مدار نقش اساسی ایفا می‌کند. نکاتی که در طراحی این پلان مورد نظر بوده است:


بطور فهرست وار عبارتند از:

- ۱- کنار هم قرار گرفتن بخش‌هایی که تطابق آنها مهم است (مثل سلول‌های فولدینگ هر بلوک فولدینگ)
- ۲- کاهش طول مسیرهای ارتباطی و یکسان سازی طول مسیرهای ارتباطی بلوک‌های مختلف
- ۳- ایزولاسیون کامل بخش دیجیتال و مسیرهای کلاک از قسمتهای آنالوگ حساس
- ۴- قراردادن بخش‌هایی که اتصالات بیشتری به خارج دارند در حاشیه
- ۵- نزدیک کردن ابعاد نهایی به مربع

نقشه قرارگیری نهایی در شکل ۶-۱ دیده می‌شود. همانگونه که در شکل مشخص است، ابعاد سطح فعال در حدود ۹۵۰ میکرون در ۹۵۰ میکرون است.

---

<sup>1</sup> -Floor-Plan



شکل ۶-۱ نقشه فارگیری نهایی

## ۶-۱-۲ سلول های فولدینگ

هر سلول فولدینگ شامل یک پیش تقویت کننده و یک تقویت کننده فولدینگ می باشد. در نکات

اساسی در طراحی لی اوت این بخش عبارتند از:

- تطابق ترانزیستورهای ورودی : به منظور داشتن تقارن کامل ترانزیستورهای ورودی در جهت x و

y، ترکیبی از الگوهای مرکز تقارن مشترک<sup>۱</sup> و در هم تنیده<sup>۲</sup> در طراحی لی اوت آنها بکار رفته است و


علاوه بر این از گیتهای مجازی<sup>۳</sup> برای ترانزیستورهای کناری استفاده شده است [۹۲] (شکل ۶-۲).

<sup>۱</sup>- Common centroide

<sup>۲</sup>- interdigitation

<sup>۳</sup> -Dummy

تفاوت مشخصات بین سلول‌ها، روی همه منابع جریان به یک نسبت تأثیر بگذارد و تطابق بین منابع حفظ شود(شکل ۳-۶).



شکل ۳-۶ پیاده سازی ترانزیستورهای منبع جریان به صورت گسترده

اتصال سلول‌ها به یکدیگر: برای برقراری ارتباط بین سلول‌ها (شامل خطوط تغذیه، با یاس‌ها، خطوط ورودی و خروجی و شبکه متوسط گیری)، طراحی لی اوت به گونه‌ای انجام شد که با کنار هم قرار دادن سلول‌های یک بلوک در جهت افقی و کنار هم قرار گرفتن بلوک‌ها در جهت عمودی، اتصالات لازم بین خطوط برقرار شود و در نهایت تغذیه و ورودی خروجی بصورت افقی و شبکه متوسط گیری بصورت عمودی ساخته شوند.

### ۶-۱-۳ منابع جریان ثابت

منابع جریان ثابت برای هر بلوک شامل دو منبع جریان P و دو منبع جریان N است که یکسان بودن مقدار جریان هر زوج بسیار مهم است. از این رو لی اوت ترانزیستورهای تعیین کننده جریان هر زوج

بصورت در هم تنیده طراحی شدند. ابعاد کلی هر زوج منبع بصورتی در نظر گرفته شده است که زوج N در کنار زیر بلوک P و زوج P در کنار زیر بلوک N هر بلوک فولدینگ قرار گیرد.

#### ۶-۱-۴ نرdban مقاومتی<sup>۱</sup>

این مدار شامل نرdbانی از ۴۳ مقاومت ۶ اهمی سری است که از یک طرف با یک مقاومت اهم به زمین و از طرف دیگر با یک مقاومت اهم به ولتاژ مرجع ۱/۵ ولتی وصل می شود. سه روش برای پیاده سازی مقاومت های نرdbانی مورد بررسی قرار گرفت:

۱- استفاده از لایه Metal3: اگر در طراحی لی اوت بخش های دیگر از یک لایه فلز (به عنوان مثال Metal3) استفاده نشده باشد و نرdbان مقاومتی با این لایه ساخته شود، این امکان وجود دارد که از فضای روی مدار برای مقاومت ها استفاده شود. به این ترتیب مقاومت ها می توانند بصورت نوارهایی با عرض زیاد ساخته شوند که در نتیجه تطابق بیشتری بین اندازه آنها بوجود می آید و همچنین گرمای حاصل از توان تلفاتی مقاومت ها همه مدار را به یک اندازه تحت تأثیر قرار می دهد. ایرادی که ممکن است پیاده سازی مقاومت ها به این روش داشته باشد آن است که سطح زیر مقاومت ها به علت وجود المان های دیگر یکنواخت و هموار نیست و این ممکن است به تغییراتی در مقدار مقاومت های منجر شود.

۲- استفاده از لایه Metal1: اگر نرdbان مقاومتی بصورت مجزا در کنار مدارات دیگر ساخته شود، می توان از لایه Metal1 روی فضای خالی پایه<sup>۲</sup> برای ساختن آن استفاده کرد و به این ترتیب مسئله

<sup>1</sup>- Reference Ladder

<sup>2</sup> -Substrate

ناهمواری سطح زیر مقاومت‌ها حل می‌شود. ولی در این روش پهنانی مقاومت‌ها کمتر خواهد بود (برای جلوگیری از افزایش سطح کلی) و نیز یک طرف مدار گرمتر از طرف دیگر خواهد بود که البته با توجه به کم بودن تلفاتی نردنی مقاومتی (حدود ۱۰ میلی وات) مقدار این گرادیان حرارتی ناچیز است. مسئله دیگری که برای استفاده از مقاومت‌های متال مطرح است حداکثر دانسیته جریان آنها (حدوداً یک میلی آمپر بر میکرون عرض) است. با توجه به مقدار جریان این شاخه (۶ میلی آمپر) استفاده از مقاومت‌های فلزی به دلیل محدودیت سطح عملی نیست.

**۳-استفاده از مقاومت‌های پالی ناخالص<sup>۱</sup>** با مقاومت بر واحد سطح  $7/9$  اهم که در نهایت نردنی مقاومتی با این مقاومت‌ها ساخته شد. برای بالا بردن تطابق سطح هر مقاومت برابر میکرون مربع در نظر گرفته شد و به منظور کاهش تولرانس هر مقاومت از موازی کردن ۸ مقاومت با نسبت طول به عرض بیش از ساخته شد. مقاومت‌ها در چهار ردیف پیاده سازی شدند و در دو طرف به فاصله برابر، مقاومت‌های مجازی<sup>۲</sup> با عرض برابر با مقاومت‌های اصلی و طول کمتر قرار داده شدند.

#### ۶-۱-۵ مقایسه گر

در طراحی لی اوت برای مقایسه گر، تطابق بین دو مسیر ورودی اهمیت خاصی دارد. هرگونه تفاوت بین خازنهای پراکندگی دو مسیر می‌تواند منجر به بوجود آمدن افست دینامیک شود. از این رو در طراحی لی اوت مربوط به مقایسه گر دقت زیادی در یکسان بودن دو مسیر ورودی بکار رفته است و

---

<sup>1</sup>- Poly Salicide

<sup>2</sup> -Dummy resistors

با استخراج خازن‌های پراکندگی و انجام شبیه سازی بر پایه لی اوت<sup>۱</sup> مکرر، از تطابق دو مسیر اطمینان لازم حاصل شده است.

#### ۶-۱-۶ مدار بایاس

در طراحی مدار بایاس، سعی شده است حتی الامکان از ساختارهای مشابه مدار اصلی برای طراحی مدار بایاس مربوط به هر قسمت انجام شود. همچنین لی اوت مربوط به مدار بایاس به دو بخش عمده PMOS و NMOS تقسیم شده بصورتی که همه ترانزیستورهای PMOS در یک چاه<sup>۲</sup> مشترک قرار داده شده‌اند (به استثنای ترانزیستورهایی که پایه<sup>۳</sup> آنها به ولتاژی غیر از  $V_{DD}$  وصل می‌شود). برای طراحی لی اوت مدار تنظیم بهره خودکارکه جزیبی از مدار بایاس است، از بلوک‌های کاملاً مشابه مدار مشابه مدار اصلی برای سلول‌های فولیدینگ نوع NMOS و PMOS و منبع جریان ثابت NMOS استفاده شده است. در طراحی مدار لی اوت تقویت کننده عملیاتی این بخش نیز دقت لازم برای تطابق ترانزیستورهای ورودی بکار رفته است.

#### ۷-۱-۶ سایر بخش‌ها

در طراحی لی اوت بخش‌های دیگر شامل مدار مبدل درشت گام و دکودر که عمدتاً عملکرد دیجیتال دارند، در نظر گرفتن تطابق چندان ضروری نیست. در طراحی این قسمتها توجه عمدتاً به ساده‌تر

---

<sup>1</sup> Post-Layout Simulation

<sup>2</sup> -Well

<sup>3</sup> -Substrate

شدن لی اوت، کاهش خازن‌های پارازیتیک مربوط به مسیرهای ارتباطی و ایزولاسیون از قسمتهای آنالوگ معطوف بوده است.

## ۲-۶ استراتژی چیپ

منظور از استراتژی چیپ<sup>۱</sup>، مجموعهٔ پیش‌بینی‌هایی است که در جهت به حد اقل رساندن امکان عدم کارکرد مطمئن چیپ ساخته شده باید در نظر گرفته شود.

اولین گام در طراحی استراتژی چیپ اطمینان از کارآیی نسبی مدار طراحی شده نه تنها در شرایط نرمال، بلکه در بدترین شرایط ممکن از نظر رفتار ترانزیستورها، ولتاژ منبع تغذیه و درجه حرارت است. تفاوت این مدل‌ها تنها در سرعت ترانزیستورها و رفتار دینامیک مدار نیست و تفاوت ولتاژ آستانه ترانزیستورها و مقاومت خروجی آنها در گوشۀ‌های پروسه، نقاط کار و رفتار استاتیک مدار را نیز تحت ناشر قرار می‌دهد.


در تعیین معیارهایی برای کارکرد قابل قبول، ترتیب اولویت بصورت کارکرد استاتیک، کارکرد دینامیک و توان خواهد بود. به عبارت دیگر در درجه اول مبدل ساخته شده باید بتواند با فرکانس نمونه برداری و فرکانس ورودی پایین (در حدی که مسائل مربوط به فرکانس بالا خود را نشان ندهد) کارکرد قابل قبولی از خود نشان دهد و خطای استاتیک آن اندازه گیری شود. در مرحله بعد فرکانس نمونه برداری و به دنبال آن فرکانس ورودی به سمت مقادیری که در طراحی مورد نظر بوده است بالا برده می‌شود و حد اکثر فرکانس نمونه برداری برای حالت‌های نایکوپیست و غیر آن اندازه گیری می‌شود. در هر مرحله این احتمال وجود دارد که بتوان با افزایش توان، پارامترهای دیگر را تا

---

<sup>۱</sup> -Chip strategy

حدی ببهود بخشدید. روند آزمون مبدل ساخته شده و استخراج اطلاعات مورد نیاز در فلوچارت شکل

#### ۶-۴ توضیح داده شده است.



شکل ۶-۴ چگونگی آزمون مبدل ساخته شده

پس از مشخص شدن چگونگی آزمون مبدل ساخته شده، گام های بعدی عبارتند از:

- تعیین نقاط حساس مدار و میزان تاثیر آنها بر مشخصات نهایی،
- در نظر گرفتن امکاناتی برای مشاهده رفتار بخشهای داخلی و مشخص کردن منشا دقیق خطاهای احتمالی،
- در نظر گرفتن امکاناتی برای تصحیح و تنظیم رفتار بلوکهای داخلی از خارج یا داخل.

در بخشهای بعد موارد فوق را برای بلوک های مختلف مبدل بطور جداگانه بررسی خواهیم کرد.

## ۶-۲-۱ بررسی بلوکهای مختلف مبدل از دید استراتژی چیپ

از میان بلوک های شکل ۶-۱ برخی مثل مدار بایاس یا نرdban مقاومتی تاثیر مستقیم روی رفتار دینامیک مدار ندارند و امکان انتقال گره های داخلی این بخش به خارج وجود دارد. لازم به ذکر است که اتصال یک گره به پین خروجی خازن پارازیتیک آن گره را تا ۲ پیکوفاراد افزایش می دهد و این کار برای گره های حساس مجاز نیست. برای مشاهده رفتار این گره ها یا بایستی آنها را از طریق بافر به خارج انتقال داد و یا با استفاده از سوئیچ هنگام کار عادی ارتباط آنها را با پد<sup>۱</sup> قطع کرد.

## ۶-۱-۲-۱ مدار نمونه برداری

اگر چه مجموعه مدارات نمونه برداری از جمله مدار بوت استرپ در تمامی شبیه سازی های انجام شده کارآیی خود را نشان داده است، بهتر است تمھیداتی برای مقابله با اشکال احتمالی این مدار ها در نظر گرفته شود. این کار با اضافه کردن یک سوئیچ موازی با سوئیچ اصلی که ورودی مبدل را مستقیماً به یک پد<sup>۲</sup> متصل می کند انجام شد. گیت این سوئیچ نیز با یک مقاومت سری به بیرون چیپ منتقل گردید.

## ۶-۲-۱-۲ نرdban مقاومتی

این مدار شامل نرdbانی از ۴۳ مقاومت ۵/۲۵ اهمی سری است که از یک طرف با یک ۲/۶۲۵ مقاومت اهم به زمین و از طرف دیگر به ولتاژ مرجع ۱/۵ ولتی وصل می شود. مدار در عمل ۴۴ خروجی دارد که بیرون کشیدن همه آنها منطقی به نظر نمی رسد. از آنجا که ۴ خروجی پایین و ۸ خروجی بالا به سلول های فولدینگ اصلی وصل نمی شوند، بیرون کشیدن آنها ضرورتی ندارد. از طرف دیگر

<sup>1</sup> -Pad

<sup>2</sup> -Pad

بهتر است امکان تنظیم دو مقاومت ابتدایی و انتهایی از بیرون در نظر گرفته شود. اگر نیمی از گره های میانی و ۴ گره ابتدایی و انتهایی به بیرون منتقل شود، امکان تنظیم ولتاژهای مرجع بطور نسبی فراهم خواهد شد. از طرف دیگر چنانچه خواهیم دید اتصال گره های میانی به پد باعث اتصال یک تانک  $LC$  به آن گره ها و خراب کردن پاسخ زمانی میشود. در نهایت این امر مانع از بیرون آوردن گره های میانی گردید.

### ۳-۱-۲-۶ مدار بایاس

وظیفه اصلی این مدار ساختن ولتاژ بایاس برای منابع جریان مختلف به صورت زیر است:

- ۲ ولتاژ برای منابع جریان پیش تقویت کننده های PMOS
  - ۲ ولتاژ برای منابع جریان پیش تقویت کننده های NMOS (یکی از این ولتاژها با کمک مدار تنظیم خودکار بهره ساخته می شود)
  - ۲ ولتاژ برای منابع جریان سلول های فولدینگ PMOS
  - ۲ ولتاژ برای منابع جریان سلول های فولدینگ NMOS
  - ۳ ولتاژ برای منابع جریان ثابت NMOS
  - ۳ ولتاژ برای منابع جریان ثابت PMOS
- با انتقال این گره ها به خارج ، امکان کنترل نقاط کار کل مدار (البته بصورت گروهی) فراهم می آید.

### ۶-۱-۲-۶ مدار تنظیم خودکار بهره

این مدار شامل یک سلول فولدینگ NMOS، یک سلول فولدینگ PMOS ، دو منبع جریان ثابت و یک تقویت کننده عملیاتی است. ورودی های این مدار ۴ ولتاژ مرجع و خروجی آن یکی از ولتاژ

های بایاس است. با انتقال ۲ گرده داخلی این مدار (ورودی های تقویت کننده عملیاتی) و خروجی آن امکان مشاهده رفتار و کنترل کامل آن فراهم می شود.

#### ۶-۱-۵ بلوک فولدینگ

کلید اصلی در کارکرد صحیح مبدل فولدینگ ، تطابق جریان های مختلف بصورت زیر است:

۱-تطابق جریان منابع جریان سلول های فولدینگ NMOS هر بلوک با یکدیگر

۲-تطابق جریان منابع جریان سلول های فولدینگ PMOS هر بلوک با یکدیگر

۳-تطابق جریان منابع جریان سلول های فولدینگ NMOS هر بلوک با جریان منابع جریان سلول

های فولدینگ PMOS همان بلوک

۴-تطابق جریان دو منبع جریان ثابت NMOS هر بلوک با یکدیگر

۵-تطابق جریان دو منبع جریان ثابت PMOS هر بلوک با یکدیگر

تا جایی که به طراحی مدار بر می گردد، برای ارضاء شرایط فوق اندازه ترانزیستورهای تعیین کننده

جریان به اندازه کافی بزرگ در نظر گرفته شده است. برای اطمینان بیشتر از این تطابق در طراحی لی


اوت ترانزیستورهای هر گروه بصورت در هم تنیده طراحی شده اند تا هر گونه گرادیان مشخصات

در جهت  $x$  یا  $z$ ، روی همه منابع جریان به یک نسبت تاثیر بگذارد.


وجود هرگونه عدم تطابق در جریانهای بالا، موجب بروز یک خطای استاتیک (INL) در تمام یا

قسمتی از محدوده ورودی میشود که مقدار آن با میزان انحراف متناسب است . (شکلهای ۶-۵ تا ۶-


(۸)




شکل ۶-۵ تاثیر انحراف یکی از منابع جریان سلول های فولدینگ PMOS به میزان ۵٪ روی مشخصه INL



شکل ۶-۶ تاثیر انحراف یکی از منابع جریان سلول فولدینگ NMOS به میزان ۵٪ روی مشخصه INL



شکل ۶-۷ تاثیر تفاوت جریان سلول های NMOS با سلول های PMOS به میزان ۵٪ (یکی از بلوکها) روی مشخصه INL




شکل ۶-۸ تاثیر تفاوت مقدار منابع جریان ثابت NMOS با PMOS به میزان ۵ میکرو آمپر (یکی از بلوکها) روی مشخصه INL


برای تصحیح انحراف در شکل های ۶-۵ و ۶-۶ عملاً باید جریان همه ۴۴ سلول بطور مستقل قابل تنظیم باشد که عملی نخواهد بود ولی برای تصحیح خطأ در شکل ۶-۷ می توان یا کنترلی که روی مدار بایاس وجود دارد تطابق لازم را ایجاد کرد.

برای تصحیح انحراف در شکل ۶-۸ ، می توان امکان اضافه کردن یک افست جریان دو طرفه را به منابع جریان NMOS یا PMOS هر بلوک در نظر گرفت (شکل ۹-۶) . به این ترتیب به ازای هر بلوک ، دو پین برای اعمال این تنظیم بایستی در نظر گرفته شود.

دسترسی به خروجی های آنالوگ بلوک های فولдинگ برای بدست آوردن مشخصه  $dc$  مفید است ولی همان گونه که اشاره شد این کار باعث افزایش غیر قابل قبول خازن گره های حساس خروجی خواهد شد. با اضافه کردن مداری مطابق شکل ۱۰-۶ می توان برای اندازه گیری مشخصه  $dc$  یا برای عیب یابی، مسیر خروجی هر بلوک را تغییر داد و ولتاژ و جریان خروجی های کمکی را اندازه گیری کرد. این کار به در نظر گرفتن ۲ پین برای سوئیچ کردن بین مدار خروجی اصلی و کمکی و ۲ پین برای اندازه گیری ولتاژ و جریان خروجی دیفرانسیل هر بلوک (جمعاً ۱۰ پین ) نیاز دارد.



شکل ۹-۶ ترانزیستورهای تنظیم جریان منابع ثابت



شکل ۱۰-۶ خروجی های کمکی و مدار سوئیچ

### ۶-۱-۲-۶ مدار مبدل درشت گام<sup>۱</sup>

بروز اشکال در مبدل درشت گام معمولاً در یک چهارم یا یک دوم از محدوده ایجاد خطای کند. با توجه به محدود بودن گره های میانی این بلوک می توان خروجی های مقایسه گره های آنرا (جمعاً ۱۰ خروجی) بافر کرده و به بیرون انتقال داد.

### ۷-۱-۲-۶ مقایسه گر ها و دکودر دیجیتال

تعداد خروجی های مقایسه گر های مبدل ریز گام که ورودی های مدار دکودر را تشکیل می دهند، ۳۲ عدد است. انتقال همزمان این ۳۲ سیگنال دیجیتال به خارج از چیپ عملی نخواهد بود. از آنجا که وجود هر گونه اشکال در سیگنال های سرریز<sup>۲</sup> و کف ریز<sup>۳</sup> باعث صفر یا یک شدن دائمی همه خروجی ها میشود، با استفاده از دو سیگنال کنترل خارجی امکان قطع تاثیر سیگنال های فوق در نظر گرفته شد.

<sup>1</sup> - Coarse ADC

<sup>2</sup> - Overflow

<sup>3</sup> - Underflow

## ۶-۲-۲ تعیین پین های ورودی و خروجی

با جمع بندی قسمتهای قبل، لیست کامل پین های چیپ نمونه بصورت زیر خواهد بود:

- تغذیه ( $Vdd$  و  $Vss$ ): جمعاً ۲۶ پین. لازم به ذکر است که تعدد پین های تغذیه علاوه بر تاثیر مثبت روی تاثیر متقابل قسمت های مختلف، امکان خاموش کردن بخش هایی از مدار و نیز اندازه گیری توان مصرفی هر بخش بصورت مجزا را فراهم می کند.

- ورودی اصلی و خروجی مدار نمونه برداری: ۲ پین.

- خروجی های نهایی ( $OF, UF, D_0-D_7, Db_0-Db_7$ ): ۱۸ پین.

- ورودی پالس های ساعت: ۵ پین.

- مدار بایاس و تنظیم خودکار بهره: ۲۵ پین.

- بلوک های فولیدینگ: ۸ پین برای تنظیم، ۲ پین برای سوئیچ خروجی ها و ۸ پین برای خروجی های کمکی (جمعاً ۱۸ پین).

- مدار نردنیان مقاومتی: ۴ پین (۲ پین برای اتصال هر طرف به منظور کاهش اثر پارازیتیک پین ها).

- مدار مبدل درشت گام: ۱۰ پین.

- مدار دکودر: ۲ پین.

مجموع پین های ورودی و خروجی: ۱۱۰ پین.

با توجه به تعداد پین های محاسبه شده و محدود بودن پکیج<sup>۱</sup> های ارائه شده از طرف سازنده تنها

انتخاب موجود پکیج  $CQFP 120$  است. در جدول ۶-۱ مشخصات پایه های تراشه مبدل و در


شکل ۱۱-۶ نحوه قرار گرفتن این پایه ها<sup>۲</sup> دیده میشود.

<sup>1</sup> -package

<sup>2</sup> -pin out

جدول ۶-۱- پایه های تراشه مبدل

Pin No.	Pin name	I/ O	D/ A	Function
1-8	V <sub>trim1-to</sub> V <sub>trim4-</sub>	I	A	Used to trimming, normally connected to AVSS
10	Vin+	I	A	Main input (positive)
11	Vin-	I	A	Main input (negative) ,connected to AVSS
13	Vina	I	A	Auxiliary input (bypass track & Hold)
14	Vinae	I	A	Auxiliary input enable, Vinae=AVDD Enables Vina Vinae =AVSS disable Vina
15-17 20-30	Vbxx	I/ O	A	Internal biases , either can be used for measurement or override by connecting to dc voltages
9,12,31,4,120	VSS33	I	A	Protection GND externally connected to AVSS
34,118	AVSS	I	A	Analog OGND
33,119	AVDD	I	A	Analogy core supply 1.5 V(1.35-1.8V)
35-38	vbxx	I	A	Analogy biases, connected to AVDD and AVSS
39	Vbcomp	I	A	Reference current for coarse comparators 100-200 $\mu$ A
18-19	Iref	I	A	Reference current for analog core biases, 30-100 $\mu$ A
40	VDDCC	I	A	Supply for coarse comparators 15 <sup>V</sup> (1.3-1.8 <sup>V</sup> )
41	VDD33	I	A	Protection supply voltage 3.3 <sup>V</sup> (1.5-3.3 <sup>V</sup> )
42	VSSCC	I	A	Coarse comparators GND, externally connected to AVSS
44, 98	NC			Not connected
46,73,95	DVDD	I	D	Supply for digital core, 1.5 <sup>V</sup> (1.3-1.8 <sup>V</sup> )
46,72,94	DVDD33	I	D	Supply for digital I/O, 3.3 <sup>V</sup> (1.5-3.3 <sup>V</sup> )
47,75,97	DVSS	I	D	Digital core GND
48,50,65,67,69 74,90,91,96	DVSS33	I	D	Digital I/O GND, externally connected to DVSS
49	VCLKS	I	D	Track and hold clock: VCLKS=1→Track VCLKS=0→ Hold
51-55, 57-61	Ox	O	D	Internal nodes of coarse ADC
56	OUF	O	D	Under flow (active low)
62	OOF	O	D	Over flow (active high)
63	UF select	I	D	Under flow enable, active low
64	OF select	I	D	Overflow enable, active high
66	VCLKa	I	D	Analog equalization clock VCLKa=1→ eq. switch closed
68	VCLKC	I	D	Comparator sample clock, positive edge trigger
70	VCLKI2	I	D	D1-D7 output larch, negative edge clock
71	VCLKI1	I	D	D1-D7 output larch, positive edge clock
76,78,80,82 84,86,88,92	D1-D8	O	D	Digital outputs
77,79,81,83 85,87,89,93	D1b-D8b	O	D	Digital outputs
99-100	Vbps4 Vbps4AO O	I	A	Auxiliary/ normal output selection: Vbps4=AVDD,Vbps4AO=AVSS→ Normal Outputs Vbps4=AVSS,Vbps4AO=AVDD→ Auxiliary Outputs
101	Vbcomp	I	A	Reference current for fine comparators, 120uA (100-200)
102-109	A01 <sup>+</sup> - A04 <sup>-</sup>	O	A	Auxiliary outputs, differential currents,
110/112	VSSC	I	A	Fine comparators GND, externally connected to AVSS
111/113	VDDC	I	A	Supply for fine comparators 1.5 <sup>V</sup> (1.3-1.8 <sup>V</sup> )
114/116	Vref <sup>+</sup>	I	A	ADC reference Current, positive (6-6.6 <sup>m</sup> $\mu$ A)
115/117	Ref-	I	A	ADC reference Current, negative (connect to AVSS)



شکل ۱۱-۶ نحوه قرارگرفتن پایه های تراشه مبدل

استفاده از سلول های ورودی خروجی استاندارد<sup>۱</sup> در محافظت مدار در مقابل الکتریسته ساکن<sup>۲</sup> موثر

است ولی از طرف دیگر می تواند به علت خازن های پراکندگی عملکرد مدار را بخصوص در فرکанс های بالا دچار افت نماید. سلول های ورودی خروجی دیجیتال علاوه بر حفاظت الکترواستاتیک، به عنوان درایور خروجی و یا بافر ورودی نیز عمل می کنند و نقش تغییر دهنده سطح ولتاژ سیگنال های دیجیتال را از  $1/8$  ولت ( $1/5$  ولت) به  $3/3$  ولت را بعهده دارند.

با توجه به اینکه در درجه اول اطمینان از عملکرد کلی مبدل هدف ساخت چیپ بوده است، تصمیم گرفته شد از سلول های ورودی / خروجی هم در بخش آنالوگ و هم در بخش دیجیتال استفاده گردد.

<sup>1</sup> -Standard I/O Cells

<sup>2</sup> -Electro Static Discharge (ESD)

## ۶-۳ بررسی تاثیر پکیج<sup>۱</sup> روی عملکرد مبدل طراحی شده

### ۶-۳-۱ مدل پکیج:

در حالت کلی انتقال هر یک از گره های مدار پیاده شده روی چیپ به خارج از پکیج از طریق شبکه

ای از المان های پارازیتیک بصورت زیر انجام می گیرد<sup>[۹۳]</sup>:

۱- خازن پارازیتیک پد به پایه<sup>۲</sup>: مقدار این خازن برای پدهای آنالوگ ۱/۶ پیکوفارد و برای پدهای

دیجیتال ۳/۵ پیکو فاراد است.

۲- مدار معادل سیم اتصال<sup>۳</sup> شامل سلف و مقاومت که با استناد به مراجع مختلف مقدار آن به ترتیب

در حدود ۱ نانوهانزی بر میلی متر و ۰/۷ میلی اهم بر میلی متر است. با در نظر گرفتن طول ۲ میلی

متر برای سیم اتصال، مقدار این المانها به ترتیب ۲ نانوهانزی و ۱/۵ میلی اهم خواهد بود.

۳- مدل اتصالات داخلی پکیج<sup>۴</sup> که تابعی از اندازه و شکل پکیج است. برای پکیج QFP120، مدل

هر اتصال داخلی شامل المانهای زیر است<sup>[۹۴]</sup>:

- سلف اندوکتانس هر اتصال با مقدار ۱۲ نانوهانزی (برای مسیرهای مرکزی) تا ۱۴/۵ نانوهانزی

(برای گوشه ها)

- مقاومت اتصال با مقدار ۱۲۴ میلی اهم (برای مسیرهای مرکزی) تا ۱۳۵ میلی اهم (برای گوشه ها)

- اندوکتانس متقابل دو مسیر کنار هم با مقدار حدود ۸ نانوهانزی

- خازن معادل بین دو مسیر با مقدار حدود ۰/۹ پیکوفارد

<sup>1</sup> -Package

<sup>2</sup> -Substrate


<sup>3</sup> -Bonding Wire

<sup>4</sup> -Package Leads

در عمل می توان بین اتصالات غیر مجاور نیز اندوکتانس متقابل و خازن در نظر گرفت ولی از آنجا که اضافه کردن این المان ها محاسبات را پیچیده می کند، از این مقادیر صرف نظر شده است.

۴- مدل پین و مسیر خارجی برد مدار چاپی<sup>۱</sup> که بصورت یک خازن با مقدار ۲ پیکو فاراد در نظر گرفته شده است.

با در نظر گرفتن موارد بالا به مدل شکل ۱۲-۶ برای پکیج مورد نظر می رسیم. با اضافه کردن مدل بدست آمده به مدار مبدل و انجام شبیه سازی زمانی، نقاط حساس به اغتشاش ناشی از کردن این مدل و همچنین نقاط ایجاد کننده اغتشاش مشخص گردید.



شکل ۱۲-۶ مدل دواتصال مجاور پکیج

#### ۶-۳-۲ منابع ایجاد اغتشاش<sup>۲</sup>

عامل اصلی تحریک مدارهای  $LC$  مربوط به مدل پکیج، تغییرات ناگهانی ولتاژ و / یا جریان در لبه های پالس های ساعت است. یادآوری می کنیم که پالس های ساعت زیر به قسمت های مختلف مدار اعمال می شوند:

<sup>1</sup> -Printed Circuit Board (PCB)

<sup>2</sup> -Interference

- پالس های اعمالی به مدار نمونه برداری که از آن دو پالس ساعت بدون همپوشانی ساخته می شود و این دو پالس ساعت در مدار بوت استریت، یک پالس ساعت با دامنه بوت استریپ شده برای سوئیچ نمونه برداری می سازد.

- پالس های ساعت اعمالی به سوئیچ های متعادل کننده آنالوگ

- پالس های ساعت اعمالی به مقایسه گر ها

- پالس های ساعت اعمالی به حافظه های خروجی که خروجی های دیجیتال را در این حافظه ها ذخیره می کنند.

از بین این پالس ها، پالس های اعمالی به مقایسه گر ها بیشترین سهم را در ایجاد تحریک دارند. زمانی که این پالس ها مقداری نزدیک به تغذیه دارند، مقایسه گر ها در فاز خطی (تقویت<sup>۱</sup>) قرار دارند و هر یک جریانی در حدود ۱۵۰ میکرو آمپر از تغذیه می کشند. در لبه پایین رونده کلاک، مقایسه انجام می شود و مقدار جریان به سمت صفر میل می کند (به علت خازن موجود در گره منبع جریان، تغییر جریان به صورت لحظه ای اتفاق می افتد) با توجه به وجود ۴۲ مقایسه گر، تغییر جریانی در حدود ۳ میلی آمپر در این زمان از تغذیه کشیده می شود.

در لبه پالس های ساعت اعمال شده به حافظه های خروجی بر اساس تفاوت بین داده قبلی با داده جدید، تعدادی از بیت های خروجی تغییر علامت می دهند که این به معنی کشیده شدن جریان لحظه ای از تغذیه دیجیتال است.

پالس های متعادل کننده تغییر جریان قابل ملاحظه ای در خروجی مدار آنالوگ ایجاد نمی کنند و پالس های اعمالی به مدار نمونه برداری به دو صورت در ایجاد اغتشاش سهم دارند.

---

<sup>۱</sup> -Preamplification Phase

۱- چنانچه ورودی نمونه برداری شده قبلی باورودی جدید اختلاف قابل توجهی داشته باشد در زمان

بسته شدن سوئیچ نمونه برداری در مسیر ورودی نوساناتی ایجاد می شود.

۲- پالس اعمال شده به ورودی پیش تعویت کننده ها به صورت خازنی به ولتاژهای مرجع کوپل می

شود و می تواند روی این گره ها ایجاد نوسان کند.

### ۳-۳-۶ مدارهای حساس به اغتشاش

از نقطه نظر میزان حساسیت به اغتشاش ناشی از سوئیچینگ ، بلوک های حساس عبارتند از:

۱- نردهان مقاومتی: همانگونه که در فصل ۵ اشاره شد، ثابت بودن ولتاژهای مرجع در زمان تبدیل در

عملکرد دینامیک مبدل نقش بسزایی دارد. اگر مدار معادل پکیج تنها تاثیر خازنی داشت، خارج کردن

گره های میانی و اتصال خازنی آنها به زمین می توانست تاثیر مثبت داشته باشد ولی با وجود سلف

موجود در این مدار معادل، اتصال هر گره به خارج یک تانک LC روی آن گره ایجاد می کند که در

پاسخ به تحریک به نوسان می افتد و پاسخ زمانی مبدل را به شدت خراب می کند.

۲- مدار ورودی: به علت وجود سوئیچ نمونه برداری و سلف های اتصالات پکیج، در زمان بسته

شدن سوئیچ (فاز دنبالگری) ورودی دچار نوسان خواهد شد و چنانچه این نوسانات تا زمان باز شدن

سوئیچ میرانشود، فاز نگهداری با خطا همراه خواهد شد.

۳- مدار بایاس: وجود اغتشاش القا شده روی گره های مدار بایاس (که به منظور اندازه گیری و

کنترل به خارج منتقل شده اند به دو صورت می توانند باعث اختلال در عملکرد مدار شود:

- با تغییر مقدار جریان های بایاس منابع جریان مدار

- با القای خازنی روی گره های حساس

لازم به تذکر است که تاثیر اغتشاش مدار بایاس عمدتاً به صورت مشترک است ولی عدم تقارن در مقادیر خازن های پارازیتیک و  $CMRR$  محدود می تواند باعث تبدیل آنها به اغتشاش تفاضلی گردد.

۴- مدار آنالوگ: جدا از طبقه بندی ورودی، سایر قسمتهای مدار آنالوگ ساختمان کاملاً تفاضلی دارند و حساسیت آنها به نویز و اغتشاش القابی پایین است. در مجموع برای اطمینان از کارکرد صحیح این بخش کافی است خطوط تغذیه ( $V_{DD}$  و  $V_{SS}$ ) نسبت به یکدیگر حتی امکان ثابت باشند. علاوه بر این هیچ یک از گره های داخلی این بخش مستقیماً به خارج اتصال ندارند.

۵- مدار مقایسه گرها: از آنجا که طبقه ورودی مقایسه گر بصورت تفاضلی کار می کند، در حالت ایده آل نوسانات روی تغذیه نباید تاثیری روی تصمیم گیری آن داشته باشد ولی در عمل چنانچه این نوسانات زیاد باشد می تواند منجر به تصمیم گیری اشتباه مقایسه گر شود.

#### ۶-۳-۴ نحوه القای اغتشاش و راههای کاهش آن

در مجموع اغتشاش ناشی از پالس های ساعت به طریق زیر بخش های حساس را تحریک می کنند:

۱- بصورت مستقیم در نقاطی که مسیرهای آنالوگ سوئیچ می شوند (مثل مدار نمونه برداری و مقایسه گرها)

۲- از طریق القای بین سیم های اتصال پکیج

۳- از طریق پایه مشترک<sup>۱</sup>[۹۵]

راههای کاهش تاثیر اغتشاش عمدتاً شامل کاهش حساسیت به اغتشاش، کاستن از میزان اغتشاش تولید شده و بالاخره جداسازی منبع اغتشاش و قسمت های حساس خواهد بود.

<sup>۱</sup> -Substrate Noise

برای کاهش حساسیت مدار ولتاژهای مرجع، راهکارهای زیر مورد استفاده قرار گرفت:

۱- هرچه مقاومت سری با سلف های اتصالات بزرگتر باشد، تاثیر سلف ها در ایجاد نوسانات

کمرنگ تر خواهد شد. به این منظور می توان بجای آنکه نردبان مقاومتی به یک منبع ولتاژ مرجع

متصل شود، آنرا با یک جریان مرجع راند.

۲- همانگونه که اشاره شد اتصال گره های میانی و نردبان مقاومتی به خارج حساسیت به اغتشاش را

افزایش می دهد و از این جهت هیچ یک از نقاط میانی به خارج متصل نشد.

۳- وجود خازنهای بزرگ بین مدار معادل نردبان مقاومتی و زمین داخل چیپ تاثیر بسزایی روی


کاهش حساسیت به القای سوئیچینگ ورودی دارد. از این رو گره بالایی و گره میانی نردبان مقاومتی

با استفاده از خازن ها  $MOS$  با ابعاد  $23000 \times 2$  میکرون مربع (خازن معادل ۴۰۰ پیکوفاراد) به زمین

داخل چیپ وصل شد.

۴- گره پایین نردبان مقاومتی ( $V_{ref}$ ) در داخل چیپ و در یک نقطه به زمین ورودی وصل شد تا از

این طریق اختلافی ناخواسته ای بین ورودی پیش تقویت کنندهها بوجود نیاید (شکل ۱۳-۶).



شکل ۱۳-۶ کاهش اغتشاش ناشی از سوئیچینگ روی مدار ورودی و ولتاژهای مرجع

به منظور کاهش حساسیت مدار ورودی، راهکارهای زیر مورد بررسی قرار گرفت:

۱- استفاده از یک سوئیچ مجازی برای آنکه در زمان نگهداری نیز گره ورودی را به یک خازن دیگر وصل کند. اینکار در عمل باعث پیچیده تر شدن مدار می‌گردد و حالت گذراي لبه پالس های نمونه برداری را به طور کامل حذف نمی‌کند.

۲- قرار دادن یک خازن و مقاومت سری در ورودی مدار نمونه برداری، نوسانات را کاملاً برطرف می‌کند. چنانچه مقدار این خازن و مقاومت به ترتیب برابر خازن نگهداری و مقاومت سوئیچ باشد، فرکанс قطع مدار ورودی  $\sqrt{2}$  برابر کمتر می‌شود با توجه به این مطلب و همچنین نیاز به یک خازن بزرگ، این راه نیز عملی به نظر نمی‌رسد.

۳- راه حل عملی دیگر افزایش مقاومت منبع ورودی است که تا حد زیادی نوسانات را کاهش می‌دهد. شبیه سازی نشان می‌دهد با مقاومت منبع ۵۰ اهم میرایی مدار قابل قبول است.

به منظور کاهش حساسیت مدار بایاس، گره هایی که به خارج منتقل شده اند از طریق مقاومت های یک کیلواهرمی به پد متصل شدند و به این ترتیب تاثیر تانک  $LC$  اضافه شده میرا می‌گردد. برای کاهش میزان اغتشاش تولید شده می‌توان تغییرات جریان کشیده شده از تغذیه را کاهش داد. همانگونه که اشاره شد، بیشترین تغییرات مربوط به تغذیه مدار مقایسه گرها است. این تغذیه از تغذیه مدار آنالوگ جدا شده و توسط دو پین مجزا به داخل چیپ انتقال می‌یابد. برای کاهش تغییرات جریان این تغذیه، مداری در کنار هر مقایسه گر اضافه شد که در زمانهای قطع مسیر جریان در مقایسه گر جریانی با مقدار مساوی از منبع کشیده شود. این روش افزایش ۳ میلی آمپری در جریان متوسط تغذیه را به دنبال خواهد داشت.

علاوه بر این یک خازن MOS با ابعاد ۵۱۲۰۰ میکرون مربع(ظرفیت ۴۴ پیکو فاراد) در داخل چیپ روی تغذیه مقایسه گرهای اصلی قرار داده شد و با افزایش طول مسیر تغذیه قبل از این خازن، یک مقاومت ۱۶ اهمی نیز در مسیر قرار گرفت که با این خازن تشکیل یک فیلتر پایین گذر می دهد. یک خازن با ابعاد ۲۳۰۰۰ میکرون مربع(ظرفیت ۲۰۰ پیکو فاراد) نیز روی تغذیه مدار مبدل درشت گام قرار داده شد.

به همین ترتیب تغذیه های دیجیتال و آنالوگ نیز با خازن های جداگانه به ترتیب مقدار ۷۶۰ و ۱۰۶۸ پیکوفاراد در داخل چیپ صاف گردید. با استفاده از دو سری حافظه خروجی و اعمال پالس های همزمان به این حافظه ها، جریان کشیده شده از تغذیه دیجیتال نیز تا حد زیادی صاف می شود به منظور جداسازی بهتر منابع اغتشاش و قسمتهای حساس، پنهانی قسمت دیجیتال و آنالوگ از نظر فیزیکی از یکدیگر فاصله داده شده<sup>[۹۶]</sup> و پین های مربوط به پالس های ساعت از دو طرف با اتصالات زمین احاطه شد. در دو نقطه ای که پین های قسمت آنالوگ و دیجیتال به هم می رستند، برای حفاظت الکترواستاتیک بهتر باید سلولی حاوی دیودهای پشت به پشت بین دو مسیر تغذیه آنالوگ و دیجیتال قرار گیرد. خازن معادل این دیودها اندکی از نویز قسمت دیجیتال را به تغذیه آنالوگ منتقل می کند. برای کاهش اغتشاش منتقل شده از پایه، با توجه به اینکه پایه در تکنولوژی مورد استفاده با ناخالصی کم است، عملاً موثرترین راه ایجاد فاصله بین منبع تحریک و قربانی است<sup>[۹۷]</sup>. از این دو بخش دیجیتال تا حد امکان به گوشه چیپ منتقل شد و با یک حلقه از اتصالات پایه به عرض ۲/۵ میکرون احاطه گردید.

همچنین مسیرهای انتقال پالس های ساعت با فاصله از قسمت های حساس آنالوگ در نظر گرفته شد. با این تدبیر، می توان از عملکرد قابل قبول مبدل اطمینان حاصل کرد. شبیه سازی های انجام

## ۶-۴ آزمون

نتایج شبیه سازی هسته مبدل طراحی شده با فرض مدار نمونه برداری ایده آل و بدون در نظر گرفتن اثر پارازیتیک پکیج، کارکرد مبدل را تا فرکانس ۱۵۰ مگاهرتز را تایید می کند. بکارگیری مدار نمونه برداری پسیو از نوع سوئیچ خازن باعث ایجاد افت اندکی در مشخصه می گردد و همچنین از آنجا که تنها پکیج ارائه شده از طرف سازنده با تعداد پین لازم (۱۲۰) از نوع PQFP است که سلف و خازن پارازیتیک بالایی دارد (۱۴ اننو هانری و ۲ پیکوفاراد) با در نظر گرفتن تمہیدات لازم برای به حداقل رساندن اختشاش ناشی از المان های پارازیتیک پکیج پیش بینی شد مدار ساخته شده تا فرکانس حدود ۱۰۰ مگانمونه بر ثانیه مشخصه قابل قبولی داشته باشد. لازم به ذکر است که در ساخت نسخه اول، همواره اولویت نخست اطمینان از عملکرد صحیح طرح میباشد و رسیدن به حداقل سرعت معمولاً در نسخه های بعدی مد نظر قرار می گیرد.

پس از دریافت نمونه های تراشه مبدل، مونتاژ آن روی برد آماده و تست شده انجام گرفت و آزمون های زیر روی آن انجام شد.

۱. اندازه گیری ولتاژهای بایاس DC و مقایسه آنها با مقادیر شبیه سازی شده.
۲. اندازه گیری جریان مصرفی بلوك های مختلف.
۳. اندازه گیری مشخصه DC مدار آنالوگ.
۴. اعمال پالسهای ساعت و تایید کارکرد مدار دیجیتال.
۵. اندازه گیری مشخصات استاتیک مدار (INL, DNL) در فرکانس پایین.
۶. اندازه گیری مشخصات دینامیک مدار (SNDR) در فرکانس پایین.
۷. بالا بردن فرکانس نمونه برداری تا 100Msps و اندازه گیری مشخصات در فرکانس کار نامی.

۲. جریان های مرجع شامل ( $I_{ref}$ ) یک جریان  $I_{ref}$  ثابت با مقدار dc نامی ۵۰ میکروآمپر (قابل تنظیم در محدوده ۳۰ تا ۱۰۰ میکروآمپر) است که جهت آن به طرف داخل تراشه است. جریان  $I_{vref}$  نیز با همین جهت و مقدار حدود ۶/۲ میلی آمپر ولتاژ مرجع مقایسه مبدل را می سازد. جریان های  $I_{refcomp}$  و  $I_{refccomp}$  جریان های مرجع مقایسه گر های اصلی و مبدل درشت گام هستند که مقداری بین ۱۰۰ میکروآمپر تا ۲۰۰ میکروآمپر خواهند داشت و جهت آنها از تراشه به خارج است. نکته مهم در طراحی این منابع علاوه بر تثبیت بالا و نویز حتی الامکان کم آنها ایجاد حفاظت لازم برای تراشه است چرا که تغذیه تقویت کننده های عملیاتی سازنده این منابع جریان  $\pm 5$  ولت است و خروجی آنها باید بین صفر تا  $AV_{DD}$  محدود شود.

۳. ولتاژ های بایاس قابل تنظیم: به منظور ایجاد امکان تنظیم منابع جریان ثابت داخلی، نیاز به ۸ ولتاژ قابل تنظیم در محدوده ۰/۴ تا ۰/۶. ولت با تثبیت کافی داریم. این ولتاژها بصورت تقسیم مقاومتی از یک ولتاژ مرجع بافر شده ساخته می شود.

۴. مبدل های جریان به ولتاژ آنالوگ: خروجی های کمکی آنالوگ ۴ جفت جریان در محدوده صفر تا ۶۰ میکروآمپر است. برای تبدیل این جریانهای دیفرانسیل به ولتاژ یکطرفه از مدار شکل ۱۶-۶ استفاده شده. مقاومت های استفاده شده با دقت ۱٪ انتخاب شده اند تا عدم تطبیق آنها در مقابل دقت مبدل ناچیز باشد.

۱. برای ایجاد ورودی آنالوگ با شکل و دقت دلخواه به عنوان مثال یکی از راههای یافتن محل عبور از یک کد به کد بعدی این است که با استفاده از یک  $DAC$  با دقت بالاتر از مبدل تحت آزمون به یک ولتاژ آنالوگ ساخت و آنرا به تدریج افزایش (کاوش) داد تا در خروجی تغییر کد مشاهده شود. در این حالت لازم است رزولوشن  $DAC$  حداقل دو بیت و ترجیحاً بیش از ۴ بیت بیشتر از  $ADC$  باشد ولی سرعت کار آن می‌تواند پایین تر باشد.

۲. برای تبدیل خروجی های دیجیتال مبدل آنالوگ به دیجیتال به یک ولتاژ آنالوگ. هر چند این روش برای اندازه گیری نهایی ممکن است دقت کافی نداشته باشد (به دلیل مشخصه غیر ایده آل  $DAC$ ، ولی برای آزمون های مقدماتی بسیار مفید است. در این حالت چنانچه رزولوشن  $DAC$  بیش از  $ADC$  باشد، تعدادی از بیت های آن باید غیر فعال شود.

مبدل مورد استفاده با شماره AD9713 یک مبدل دیجیتال به آنالوگ ۱۲ بیتی با سرعت حداقل ۱۰۰ مگا نمونه بر ثانیه است که در حالت دوم با توجه به اینکه از ۴ بیت آن استفاده نمی شود، تا فرکانس ۱۰۰ مگا نمونه بر ثانیه می توان از عملکرد آن مطمئن بود.

مجموعه مدارات بالا در کنار هم قرار گرفت و مدار چاپی برد آزمون طراحی گردید. برای جلوگیری از افت سرعت، تراشه بایستی روی برد لحیم گردد. به منظور سهولت در تعویض تراشه در صورت خرابی یک برد کوچک آداتور برای آن طراحی شد که تراشه روی آن مونتاژ می گردد. خازن های دکوپلینگ و کانکتورهای ورودی روی برد آداتور قرار می گیرند تا کمترین فاصله را با تراشه داشته باشند. شکل ۶-۱۷ تصویر برد مونتاژ شده را به همراه جعبه حاوی ترانس ها نشان می دهد.

۴. اسپکتروم آنالایزر آنالوگ برای مشاهده طیف خروجی آنالوگ بازسازی شده و نیز اطمینان از خلوص طیفی ورودی دستگاه اسپکتروم آنالایزر با شماره 4395A ساخت کمپانی Agilent با مشخصات ۱۰ هرتز تا ۵۰۰ مگاهرتز کاملاً مناسب این کاربرد است.

۵. فانکشن ژنراتور برای ساخت ورودی های سینوسی و دندانه اره ای با فرکانس پایین و افست dc قابل تنظیم با شماره 33120A ساخت کمپانی Agilent با محدوده فرکانسی ۱ میلی هرتز تا ۱۵ مگاهرتز و تنظیم دامنه با دقت ۱ میلی ولت. در خروجی سینوسی این ژنراتور در فرکانس بالاتر از یک مگاهرتز هارمونیکهای دوم و سوم با فاصله حدود  $-60$  dB از مولفه اصلی به چشم می خورد که می تواند روی اندازه گیری تاثیر بگذارد و نیاز به فیلتر در خروجی وجود دارد.

۶. پالس ژنراتور برای تامین پالس های ساعت مورد نیاز: این دستگاه باید امکان ایجاد حداقل سه خروجی هم فرکانس را که تاخیر و نسبت زمانی فعال بودن<sup>۱</sup> هر یک قابل تنظیم باشد را داشته باشد. دستگاه 81110A با دو خروجی اصلی و خروجی تریگر به این منظور کاملاً مناسب تشخیص داده شد. متأسفانه در تست عملی مشخص شد یکی از خروجی ها به برد جداگانه ای نیاز دارد که امکان تهیه آن فعلاً میسر نیست و لذا تنها دو خروجی یکی با دامنه ثابت صفر تا  $\frac{2}{3}$  ولت و نسبت زمانی فعال بودن  $50\%$  و دیگری با تاخیر قابل تنظیم و نسبت زمانی فعال بودن قابل تنظیم قابل استفاده است که این می تواند محدودیت هایی در رسیدن به حداکثر عملکرد ایجاد کند. شکل ۱۸-۶ مجموعه آزمون را نشان می دهد.

---

<sup>۱</sup> - duty cycle

## جدول ۶-۲- نتایج اندازه گیری نقاط کار

Node	Measurement (V)	Simulation (tt)	Simulation (ss)	Simulation (ff)	Simulation (sf)	Simulation (fs)
i <sub>ref</sub>	0.985	0.993	0.922	1.063	1.061	0.924
v <sub>bns1</sub>	0.463	0.448	0.550	0.347	0.549	0.348
v <sub>bns2</sub>	0.635	0.616	0.722	0.509	0.720	0.512
v <sub>bns3</sub>	0.875	0.857	1.080	0.634	1.077	0.637
v <sub>bps1</sub>	0.900	0.955	0.884	1.026	1.024	0.885
v <sub>bps2</sub>	0.677	0.738	0.663	0.815	0.808	0.669
v <sub>bps3</sub>	0.432	0.485	0.331	0.639	0.639	0.332
v <sub>bpf1</sub>	0.939	0.992	0.922	1.063	1.061	0.923
v <sub>bpf2</sub>	0.639	0.436	0.468	0.408	0.407	0.469
v <sub>bnf1</sub>	0.431	0.414	0.516	0.312	0.515	0.313
v <sub>bnf2</sub>	0.643	0.611	0.718	0.503	0.716	0.506
v <sub>bpa1</sub>	0.939	0.988	0.917	1.059	1.056	0.919
v <sub>bpa2</sub>	0.707	0.763	0.687	0.839	0.832	0.694
v <sub>bna1</sub>	0.464	0.427	0.528	0.324	0.529	0.324
v <sub>bna2</sub>	0.589	0.564	0.670	0.459	0.668	0.462
Mean Square Error		0.252	0.355	0.585	0.508	0.444

## ۶-۴-۲- اندازه گیری منحنی مشخصه فولدینگ

با اعمال یک ورودی دندانه اره ای با ولتاژ صفرتا ۱/۵ ولت در فرکانس پایین از طریق ورودی کمکی و مشاهده خروجی کمکی می توان منحنی مشخصه بلوک های فولدینگ چهارگانه را بدست آورد و بر مبنای آن بهره کلی، محل های عبور از صفر و چگونگی عملکرد مدار از تنظیم خودکار بهره را تشخیص داد. شکل های ۶-۱۹ و ۶-۲۰ منحنی های شبیه سازی و اندازه گیری شده را نشان می دهد.


کدهای دیگر تکرار شوند تا محدوده ورودی کاملاً مشخص باشد. لازم به ذکر است که محدوده تمام مقیاس ورودی با استفاده از  $I_{VREF}$  قابل تنظیم است و در این آزمون ۱/۰۵ ولت تنظیم شده است. پس از انتقال داده ها به کامپیوتر با استفاده از نرم افزار MATLAB و به کمک فایل ارائه شده [۹۸] توسط کمپانی MAXIM (با انجام تغییراتی برای دریافت ورودی خطی)، منحنی های INL و DNL بدست آمد.

جدول ۶-۳ شرایط انجام آزمون و شکل های ۲۱-۶ و ۲۲-۶ نتایج بدست آمده را نشان می دهد. یکی از نتایج شبیه سازی با روش Montcarlo برای مقایسه در شکل های ۲۳-۶ و ۲۴-۶ دیده می شود.

جدول ۶-۳ شرایط انجام آزمون هیستوگرام و مصرف توان بخش های مختلف


Test Method	Histogram
No of points	65536
Input:	Ramp $f_{in}=153.9\text{Hz}$ , $A_{in}=1.06 \text{ Vpp}$ ( $185\text{mV}-1.240\text{V}$ )
Sampling:	$f_{sampling}=10\text{MHz}$ , Duty Cycle=20%, Delay=330ps
Bias Conditions:	$V_{DD}$ (Analog, Digital)= $1.5^{\text{V}}$ , $I_{REF}=49.3^{\text{uA}}$ , $I_{VREF}=6.29^{\text{mA}}$ $I_{REFC}=100^{\text{uA}}$ , $I_{REFCC}=100^{\text{uA}}$
Power Consumption:	Analog Core= $10\text{mA}$ , Fine Comparators= $3\text{mA}$ Coarse Comparators= $1.4\text{mA}$ , Digital Core= $0.2\text{mA}$ Total Current= $21\text{mA}$ (including $I_{VREF}$ ) Total Power= $31.5\text{mW}$

### MEASURED DIFFERENTIAL NONLINEARITY




شکل ۶-۲۱ DNL اندازه گیری شده


### MEASURED INTEGRAL NONLINEARITY



شکل ۶-۲۲ INL اندازه گیری شده




شکل ۲۳-۶ DNL شبیه سازی



شکل ۲۴-۶ INL شبیه سازی

با از کار انداختن مدار تنظیم خودکار بهره می توان تاثیر این مدار را در کاهش خطای درمحدوده کدهای میانی بررسی کرد. نتیجه اندازه گیری خطای INL در دو حالت در شکل ۶ ۲۵-۶ دیده می شود.




شکل ۶-۲۵ تاثیر مدار تنظیم خودکار بهره در کاهش خطای در محدوده کدهای میانی

#### ۶-۴-۲-۴ اندازه گیری مشخصات دینامیک در فرکانس پایین

با فرکانس نمونه برداری یک مگاهرتز و اعمال ورودی هایی با فرکانس های مختلف، رفتار دینامیک مبدل در این فرکانس بررسی شد. لازم به ذکر است در این فرکانس تاخیر لازم برای پالس های ساعت مختلف با استفاده از گیت های CMOS قابل پیاده سازی است و لاجیک آنالایزر در خواندن خروجی دیجیتال رفتار بدون خطایی از خود نشان می دهد. منحنی تغییرات نسبت سیگنال به نویز و اعوجاج<sup>۱</sup> با فرکانس ورودی در شکل ۶-۲۶ دیده می شود.

---

<sup>۱</sup> -Signal to Noise and Distortion Ratio (SNDR)




شکل ۶-۲۶ منحنی تغییرات SNDR با فرکانس ورودی

همانگونه که در شکل ۶-۲۶ دیده می‌شود، محدوده تغییرات SNDR از DC تا فرکانس نایکویست کمتر از ۳ دسی بل (معادل نیم بیت) است.

#### ۶-۴-۵ اندازه گیری مشخصات دینامیک در فرکانس بالا

با افزایش فرکانس نمونه برداری به مقدار ۱۰۰ مگاهرتز، نتایج با روش تبدیل خروجی به سیگنال آنالوگ و با استفاده از اسپکتروم آنالایزر اندازه گیری شد. یک نمونه از طیف بازسازی شده خروجی با این فرکانس نمونه برداری در شکل ۶-۲۷ دیده می‌شود. با توجه به این که با این نرخ عملکرد مبدل دیجیتال به آنالوگ با خطأ همراه است، برای داشتن نتایج معتبر تر فرکانس نمونه برداری تا ۸۰ مگاهرتز کاهش داده شد.




شکل ۶-۲۷ طیف خروجی بافر کانس نمونه برداری ۱۰۰ مگاهرتز و ورودی ۱/۰۷ مگاهرتز

شرایط انجام آزمون و توان اندازه گیری شده به ازای فرکانس نمونه برداری ۱۰۰ مگاهرتز به تفکیک بلوک های مختلف در جدول ۶-۴ آمده است.


جدول ۶-۴ شرایط انجام آزمون طیف فرکانسی و مصرف توان بخش های مختلف

Test Method	Power Spectrum
Input:	Sine Wave, $f_{in}=1.07\text{MHz}$ , $A_{in}=1.1 \text{ Vpp}$ (192mV-1.280 V)
Sampling:	$f_{sampling}=100\text{MHz}$ , Duty Cycle=50%, Delay=330ps
Bias Conditions:	$V_{DD}$ (Analog, Digital)= $1.5^{\text{V}}$ , $I_{REF}=50.8^{\text{uA}}$ , $I_{VREF}=6.5^{\text{mA}}$ $I_{REFC}=97^{\text{uA}}$ , $I_{REFCC}=164^{\text{uA}}$
Power Consumption:	Analog Core= $13\text{mA}$ , Fine Comparators= $3.2\text{mA}$ Coarse Comparators= $2.5\text{mA}$ , Digital Core= $2.5\text{mA}$ Total Current= $27.7\text{mA}$ (including $I_{VREF}$ ) Total Power= $41.55\text{mW}$

منحنی تغییرات نسبت سیگنال به نویز و اعوجاج با فرکانس ورودی در فرکانس نمونه برداری ۸۰ مگاهرتز در شکل ۶-۲۸ و یک نمونه از طیف بازسازی شده خروجی در شکل ۶-۲۹ دیده می شود.



شکل ۲۸-۶ منحنی تغییرات SNR و SNDR با فرکانس ورودی در فرکانس نمونه برداری ۸۰ مگاهرتز



شکل ۲۹-۶ طیف خروجی بافر کانس نمونه برداری ۸۰ مگاهرتز و ورودی ۲۰۵ مگاهرتز

## ۶-۴-۲-۶ بررسی اثر کاهش ولتاژ تغذیه بر عملکرد مبدل

در شیوه سازی های انجام گرفته در مراحل مختلف از عملکرد صحیح مبدل با کاهش ۱۰ درصدی ولتاژ تغذیه (تا ۱/۳۵ ولت) اطمینان حاصل شده بود. در عمل مشاهده گردید که مبدل ساخته شده با ولتاژ تغذیه ۱/۲ ولت نیز تا فرکانس نمونه برداری ۸۰ مگاهرتز بخوبی کار می کند. در این حالت محدوده ورودی در حدود یک ولت خواهد بود و مقایسه نتایج اندازه گیری ها در جدول ۶-۵ دیده می شود.

جدول ۶-۵ نتایج اندازه گیری مشخصات با دو ولتاژ تغذیه ۱/۵ و ۱/۲ ولت

Resolution	8 bit	
Power Supply	1.5V	1.2 V
Conversion Rate	100 MSamples/s	80 MSamples/s
DNL	±0.35 LSB	±0.4 LSB
INL	±0.55 LSB	±0.6 LSB
SNDR	44.5 dB	43.5 dB
Input Range	1.1 V	0.9 V
Power Dissipation:		
Analog	28mW	20.75 mW
Digital	5 mW	3.75 mW
Reference Ladder	9mW	6.25mW
Total	42 mW	30.75 mW
Input Capacitance	7 pF±0.2 pF	
Technology	0.18µm CMOS	

## فصل ۷ کالیبراسیون

### ۱-۷ مقدمه

با توجه به شبیه سازی ها و اندازه گیری های انجام شده می توان کاستی های عمدہ مبدل طراحی شده را

بصورت زیر خلاصه کرد:

۱- خازن ورودی مبدل مقدار زیادی دارد و رفتار آن غیرخطی است. وجود پیش تقویت کننده های مجازی یکی از عوامل موثر در میزان غیر خطی بودن این رفتار است.

۲- به دلیل نیاز به متوسط گیری برای کاهش تاثیر افست، چهار پیش تقویت کننده مجازی از نوع NMOS و چهار پیش تقویت کننده مجازی PMOS در میانه محدوده اضافه شده اند. این پیش تقویت کننده ها علاوه بر مصرف توان از نظر نقطه کار در شرایط مناسبی قرار نمی گیرند.

۳- سطح نسبتاً زیاد در نظر گرفته شده برای ترانزیستورهای موثر در افست ورودی (شامل ترانزیستورهای ورودی پیش تقویت کننده، ترانزیستورهای ورودی تقویت کننده فولدینگ و

ترانزیستورهای تعیین کننده جریان منابع)، مستقیماً یا غیر مستقیم روی سرعت پاسخ زمانی سیگنال کوچک و سیگنال بزرگ تاثیر منفی دارند. با کوچک بودن دامنه خروجی آنالوگ حساسیت به افست مقایسه‌گرها نیز افزایش می‌باید و علاوه براین سطح اشغال شده کلی را نیز اضافه می‌شود.

۴- مدار تنظیم مشخصه‌های تقویت کننده‌های NMOS و PMOS که ناچار از بکارگیری آن هستیم، بخشی از سطح مدار را اشغال کرده توان مصرف می‌کند.

از آنجا که منشاء تمامی موارد بالا دقت استاتیک موردنیاز برای مبدل است، چنانچه بتوان به طریق دیگری غیر از بزرگ کردن ترانزیستورها این دقت را تامین نمود، می‌توان کاستی‌های بالا را جبران کرد.

تنظیم مشخصات مدار پس از ساخته شدن یا کالیبراسیون<sup>۱</sup> راه حل موثری برای افزایش دقت مبدل است. روش‌های کالیبراسیون براساس ساختار مبدل متفاوت است. در مبدل‌های پایپ لاین کالیبراسیون عمدتاً در بخش دیجیتال و با تغییر مبنای<sup>۲</sup> انجام می‌شود[۹۹][۱۰۰]. در برخی مبدل‌های فلاش، کالیبراسیون با انتخاب مقایسه‌گرهای دقیق از یک بانک مقایسه گر انجام می‌گردد[۱۰۱]. در مبدل‌های فولدینگ، کالیبراسیون عمدتاً با اندازه گیری افست ورودی و کم کردن ولتاژی متناظر با این ولتاژ از ولتاژ ورودی انجام می‌گیرد. یک روش کالیبراسیون استفاده از خازن در ورودی پیش تقویت کننده‌ها به منظور ذخیره ولتاژ متناظر با افست و کم کردن این ولتاژ ورودی است[۱۰۲].

از آنجا که این ذخیره سازی پیش از تبدیل هر نمونه بایستی تکرار شود، این روش با ایجاد محدودیت قابل ملاحظه‌ای روی سرعت نمونه برداری و تبدیل همراه خواهد بود.

---

<sup>۱</sup> -Calibration

<sup>۲</sup> -Changing the Radix

یک روش دیگر استفاده از مبدل دیجیتال به آنالوگ برای ساختن این ولتاژ است. به عنوان مثال اگر بین خروجی پیش تقویت کننده ورودی تقویت کننده فولدینگ مقاومت‌های قرار گیرد و با استفاده از مبدل دیجیتال به آنالوگ جریان گذرنده از این مقاومت‌ها را بتوان تغییر داد، می‌توان به هدف موردنظر دست یافت.<sup>[۱۰۳]</sup>

با اجرای این روش پیش از شروع به کار مبدل و ذخیره کدهای محاسبه شده برای کالیبراسیون در یک حافظه دیجیتال، مبدل می‌تواند بدون محدودیت سرعت نمونه برداری و تبدیل را انجام دهد. مشخص است که با توجه به ابعاد و توان مصرفی مبدل‌های دیجیتال به آنالوگ و مدارهای جانبی این روش با افزایش توان و احتمالاً سطح همراه خواهد بود.

در این پژوهش یک روش جدید برای کالیبراسیون مبدل فولدینگ ارائه شده است که تقریباً بدون افزایش توان مصرفی و اشغال سطح کم خطاهای عمدۀ ناشی از عدم تطابق استاتیک المان‌ها را جبران می‌سازد و امکان افزایش سرعت نمونه برداری را فراهم می‌آورد. در این فصل پس از اشاره ای مختصر به تاثیر عدم تطابق<sup>۱</sup> المان‌ها روی مبدل فولدینگ، به معرفی روش ابداع شده و چگونگی طراحی، پیاده‌سازی و اندازه‌گیری مشخصات آن خواهیم پرداخت.

## ۲-۷ تاثیر عدم تطابق روی مبدل فولدینگ

یک صورت کلی از یک بلوك فولدینگ یک طبقه در شکل ۷-۱ نشان داده شده است. از آنجا که هر سلول مستقیماً روی یکی از نقاط عبور از صفر خروجی تاثیر دارد، برای بررسی اثر عدم تطابق کافی است یک مسیر ورودی به خروجی را در نظر بگیریم.

---

<sup>۱</sup>-Mismatch

تعریف پارامترهای رابطه شکل ۲-۷ به صورت زیر است:

$A_P$  ولتاژ افست ورودی پیش تقویت کننده،  $V_{offF}$  ولتاژ افست ورودی زوج دیفرانسیل اصلی،  $\Delta I_{CS}$  بهره تقویت کننده،  $\Delta I_{SS}$  اختلاف جریان دو منبع جریان ثابت،  $\Delta R_O$  انحراف مقدار جریان منبع جریان هر سلول از مقدار ایده آل،  $gm_F$  ترارسانایی زوج دیفرانسیل،  $I_O$  بخش مشترک جریان خروجی،  $V_{off_{COMP}}$  ولتاژ افست ورودی مقایسه کننده و بارهای خروجی،  $A$  بهره کلی که به صورت زیر تعریف می شود:

$$A = A_P \cdot gm_F \cdot R_O \quad (2-7)$$

### ۳-۷ راه حل ارائه شده برای حذف خطای ناشی از عدم تطابق

در یک تقویت کننده دیفرانسیل با بار مقاومتی افست ورودی از رابطه زیر محاسبه می شود[۱۰۴]:

$$V_{off} = \frac{(V_{GS} - V_{th})}{2} \left( \frac{\Delta R_D}{R_D} + \frac{\Delta(W/L)}{W/L} \right) - \Delta V_{th} \quad (3-7)$$

از میان پارامترهای مختلف این رابطه،  $\Delta(W/L)$  می تواند با استفاده از یک ترانزیستور قابل تنظیم<sup>۱</sup>

مطابق شکل ۳-۷ تنظیم شود[۱۰۵].


یک ترانزیستور قابل تنظیم از تعدادی ترانزیستور موازی با اندازه های متفاوت تشکیل شده است که

هر یک با استفاده از دو سوئیچ می تواند به مدار وارد شود و در مجموع نقش یک ترانزیستور با

قابل تنظیم را بازی می کند.


---

<sup>۱</sup> - Trimmable MOSFET



شکل ۳-۷ N-bit Trimmable MOSFET

اگر یکی (یا هر دو) ترانزیستور پیش تقویت کننده با ترانزیستور قابل تنظیم جایگزین شوند این مجموعه به عنوان یک مبدل دیجیتال به آنalog عمل می کند که یک ورودی دیجیتال  $N$  بیتی را به یک افست ورودی تبدیل می کند (شکل ۴-۷).



شکل ۴-۷ مبدل دیجیتال به افست

اگر  $W/L$  ترانزیستور های موازی به صورت زیر انتخاب شوند:

$$\begin{aligned} (W/L)_{M0} &= (W/L)_0, \\ (W/L)_{M1} &= (W/L)_1, \\ (W/L)_{M2} &= 2.(W/L)_1, \dots, (W/L)_{MN} = 2^N.(W/L)_1 \end{aligned} \quad (4-7)$$

محدوده افست ورودی مقدار زیر خواهد بود:

$$|V_{offout}| \leq \sqrt{\frac{I_0}{4k'(W/L)_0}} \frac{2^{N-1}(W/L)_1}{(W/L)_0} \quad (5-7)$$

و اندازه هر پله تغییرات<sup>۱</sup> افست مقدار زیر را داراست:

$$V_{step} = \sqrt{\frac{I_0}{4k'(W/L)_0}} \frac{(W/L)_1}{(W/L)_0} \quad (6-7)$$

در رابطه فوق  $I_0$  جریان منبع زوج دیفرانسیل است.

#### ۴-۷ آلگوریتم حذف خطای ناشی از عدم تطابق

با توجه به اینکه هدف نهایی حذف افست رسیدن به شرایط رابطه (۱-۷) است، روند زیر برای

رسیدن به این هدف مناسب و به راحتی قابل پیاده سازی خواهد بود[۱۰۶]:

۱- ورودیهای هر سلول ( $V_{IN}$   $V_{refn}$ ) به هم وصل می شوند تا شرط تحقق یابد.

---

<sup>۱</sup>-Step

۲- افست قابل تنظیم در منفی ترین مقدار خود قرار داده می شود. این مقدار باید طوری طراحی شده باشد که از حد اکثر افست ناشی از عدم تطابق بیشتر باشد:

$$\frac{V_{Full\ Scale}}{2} \geq n.V_{off_{IN}} \quad (7-7)$$

$n$  در رابطه بالا برای اطمینان ۹۹/۵ درصد مقدار ۳ و برای اطمینان ۹۵ درصد مقدار ۲ خواهد داشت.

۳- افست قابل تنظیم به تدریج با پله های  $(1/2^N).V_{Full\ Scale}$  افزایش داده می شود تا هنگامی که

خروجی از صفر عبور کند. (خروجی مقایسه کننده تغییر حالت دهد).

۴- آخرین مقدار ورودی دیجیتال در یک حافظه ذخیره میشود و اتصال ورودی ها قطع می گردد.


تعداد بیت های تنظیم با توجه به حد اکثر خطای INL مجاز تعیین می گردد:

$$INL_{max} = \frac{\frac{V_{FullScale}}{2^N}}{LSB} \Rightarrow N = \log_2 \left( \frac{V_{FullScale}}{INL_{max}.LSB} \right) \quad (8-7)$$


روند بالا برای هر یک از سلول های فولدینگ تکرار می شود. لازم به توضیح است که این روش خطای ناشی از عدم تطابق استاتیک را حذف می کند لذا کافی است یکبار در هنگام آغاز به کار مبدل اجرا گردد. مدار خلاصه شده حذف افست در شکل ۷-۵ و شکل موج های نمونه در شکل ۶-۷ دیده می شوند.

روش فوق از سرعت و سادگی برخوردار است و مدارات لازم برای پیاده سازی آن جای کمی اشغال می کند. در عین حال نقطه ضعف آن حساسیت به نویز و عدم قطعیت مقایسه گر است. به این ترتیب که در لحظه ای که مقایسه گر رسیدن افست به صفر را تشخیص می دهد، ممکن است افست بطور کامل جبران نشده باشد و عبور از صفر تحت تاثیر نویز یا تصمیم گیری غلط مقایسه گر تشخیص داده شود. همچنین اگر ارتباط خروجی ها با شبکه درون یابی قطع نشده باشد، مقدار خروجی علاوه

بر ورودی پیش تقویت کننده‌ای که در حال کالیبره شدن است، تحت تاثیر خروجی بلوک‌های مجاور نیز می‌باشد. به منظور بالا رفتن دقیقیت کالیبراسیون در این روش می‌توان روند کالیبراسیون را به تعداد کافی تکرار کرد و متوسطی از مقادیر بدست آمده را به عنوان کد کالیبراسیون پیش تقویت کننده موردنظر در نظر گرفت.



شکل ۵-۷ مدار حذف افست ورودی



شکل ۶-۷- شکل موج های مربوط به مدار شکل ۵-۷

یکی از روش‌های دیگری که استفاده از آن برای آزمون داخلی مبدل‌های آنالوگ به دیجیتال متداول است [۱۰۷] روش مبتنی بر هیستوگرام<sup>۱</sup> است. در این روش یک شکل موج دندانه ارهای با دقت کافی به ورودی مبدل اعمال می‌گردد و تعداد تکرار هر کد خروجی توسط مدار کالیبراسیون ثبت می‌گردد. بر مبنای این تعداد کدهای کالیبراسیون به گونه‌ای محاسبه می‌گردند که تعداد تکرار همه کدهای خروجی تا حدامکان با یکدیگر برابر گردند. روش‌هایی برای افزایش دقت و سرعت این روش پیشنهاد گردیده که از آن جمله می‌توان به اضافه کردن یک سیگنال تصادفی به سیگنال ورودی اشاره کرد [۱۰۸].

مشخص است که روش مبتنی بر هیستوگرام نسبت به روش حلقه باز از پیچیدگی بیشتری هم در بخش دیجیتال و هم برای تولید سیگنال ورودی با دقت کافی برخوردار است [۱۰۹]. البته در صورتی که عمل کالیبراسیون تنها یکبار در هنگام ساخت انجام گیرد و کدهای کالیبراسیون در حافظه‌های پاک نشدنی ذخیره شود، این امکان بوجود می‌آید که مدارهای کالیبراسیون از داخل چیپ حذف شوند و تنها خطوط آدرس و دیتا به بیرون انتقال یابند. در این حالت امکان پیاده سازی الگوریتم‌های دقیق و پیچیده بر احتی توسط کامپیوتر فراهم می‌آید.

## ۵-۷ پیاده سازی مداری مبدل فولدینگ با استفاده از کالیبراسیون

در مبدل اصلی طول و عرض ترانزیستورهای ورودی پیش تقویت کننده به ترتیب  $0/3$  میکرون و  $100$  میکرون در نظر گرفته شده بود.

---

<sup>۱</sup>-Histogram based Calibration

با در نظر گرفتن امکان کالیبراسیون اندازه این ترانزیستورها به  $18/\mu\text{m}$  میکرون در  $40$  میکرون و اندازه

$\frac{W}{L}$  ترانزیستورهای تقویت کننده فولدینگ به  $18/\mu\text{m}$  میکرون کاهش داده شد. مقدار

برای ترانزیستورهای قابل برنامه ریزی ورودی پیش تقویت کننده به صورت زیر در نظر گرفته شد:

$$\begin{aligned} (W/L)_0 &= \frac{32\mu}{0.18\mu}, \\ (W/L)_1 &= \frac{8\mu}{0.18\mu}, \\ (W/L)_2 &= \frac{4\mu}{0.18\mu}, \\ (W/L)_3 &= \frac{2\mu}{0.18\mu}, \\ (W/L)_4 &= \frac{1\mu}{0.18\mu} \end{aligned} \quad (9-7)$$

به این ترتیب با فرض جریان  $80$  میکرو آمپر برای منبع جراین پیش تقویت کننده، حداقل محدوده

افست قابل برنامه ریزی و هر گام آن بصورت زیر بدست می آید:

$$|V_{offout}| \leq \sqrt{\frac{80 \times 10^{-6}}{4k'(40/0.18)}} \frac{\pm(8/0.18)}{(40/0.18)} = \pm 13.4^{mV} = \pm 2.8LSB \quad (10-7)$$

$$V_{step} = \frac{2 \times 13.4}{16} = 1.67^{mV} = 0.35LSB \quad (11-7)$$

برای حفظ تقارن پیش تقویت کننده از نقطه نظر خازن‌های پارازیتیک، هر دو ترانزیستور ورودی

بصورت قابل تنظیم در نظر گرفته شدند. روابط بالا مربوط به حالتی است که کد مربوط به یک

ترانزیستور ثابت باشد و کد دیگری از صفر تا  $15$  تغییر کند. اگر امکان تغییر کد هر دو ترانزیستور در

نظر گرفته شود مقدار حداقل محدوده افزایش می‌یابد:

$$|V_{offout}| \leq \sqrt{\frac{80 \times 10^{-6}}{4k'} \frac{(15 / 0.18)}{(32 / 0.18)}} = 35^{mV} = 7.5LSB \quad (12-V)$$

و گام تغییر افست کمتر می‌شود:


$$V_{step} = \frac{35}{256} = 0.14^{mV} = 0.03LSB \quad (13-V)$$

بایستی توجه داشت که در این حالت تغییرات افست با کد دیجیتال یکنواخت نیست. به عنوان مثال

تمام ۱۶ حالتی که  $W$  برای دو ترانزیستور برابر باشند مقدار افست صفر خواهد بود و در بقیه


حالتا نیز افزایش کد دیجیتال لزوماً به افزایش افست منجر نمی‌شود. در شکل ۶-۷ تغییرات افست

برحسب کد ۸ بیتی خام دیده می‌شود.



شکل ۶-۷ تغییرات افست برحسب کد ۸ بیتی خام

چنانچه مقادیر افست از حداقل منفی یا حداقل مثبت مرتب شوند. تغییرات افست بر حسب کد مرتب شده بصورت نمودار شکل ۷-۷ در می‌آید.




شکل ۷-۷ تغییرات افست بر حسب کد ۸ بیتی مرتب شده

چگونگی ارتباط کد مرتب شده با کد خام در عمل می‌تواند در یک جدول ۲۵۶ بایستی ذخیره شود و مجموعه ترانزیستورهای قابل برنامه ریزی و مدار دیجیتال ورودی را به صورت یک مبدل دیجیتال به افست یکنواخت (هر چند غیرخطی) درآورد. شکل ۷-۸ نحوه ارتباط کدهای ورودی-خروجی این جدول را نشان میدهد.


از آنجاکه درنهایت این مبدل در یک حلقه بسته به کار گرفته می‌شود، غیر خطی بودن آن مشکل خاصی ایجاد نمی‌کند ولی در عین حال این غیرخطی بودن به همراه مسایلی چون نویز وقت ایجاد ورودی مرجع تاثیر خروجی بلوک‌های فولدینگ از طریق شبکه درون یابی روی یکدیگر و بالاخره

افست مقایسه کننده‌ها و عدم تطبیق مدار درون یابی مانع از رسیدن خطای نهایی به میزان گام تنظیم افست  $LSB^{0/05}$  می‌گردد.



شکل ۸-۷ مشخصه جدول دکودر

از مجموع ۴۴ سلول فولدینگ بکاررفته، ۳۲ سلول داخل محدوده اصلی قرار می‌گیرند و ۱۲ سلول در خارج این محدوده قرار دارند از آنجا که کالیبره کردن سلولهای خارج از محدوده لازم نیست، برای این سلولها کد کالیبراسیون ثابت در نظر گرفته می‌شود به این ترتیب که حافظه کالیبراسیون این سلولها حذف شده و ترانزیستورهای سوئیچ به طور دائمی به  $V_{DD}$  یا زمین وصل می‌شوند. برای آنکه ۳۲ سلول اصلی به طور جداگانه قابل دسترسی باشند به یک دکور آدرس ۵ به ۳۲ نیاز داریم این دکودر بصورت ترکیبی از یک دکودر ۲ به ۴ برای انتخاب بلوک موردنظر و یک دکودر ۳ به ۸ برای انتخاب سلول پیاده سازی گردید. شکل ۹-۷ مدار ساده شده پیاده شده را نشان میدهد.



شکل ۹-۷ مدار ساده شده پیش تقویت کننده های قابل تنظیم

با انتخاب هر سلول و قراردادن یک کد ۸ بیتی روی باس داده، با اعمال یک تغییر حالت صفر به سیگنال  $WR$  و کد موردنظر در حافظه سلول انتخاب شده ذخیره می‌گردد. همچنین در هر سلول یک سوئیچ برای اتصال کوتاه کردن گره ورودی به گره مرجع درنظر گرفته شده است. با فعال کردن سیگنال کنترل  $SE$  مرجع مربوط به هر سلولی که توسط کد ۵ بیتی آدرس انتخاب شده باشد به گره ورودی متصل می‌شود. با توجه به اینکه گره ورودی از خارج جیپ قابل دسترس است (با استفاده از سوئیچ کمکی که مدار نمونهبرداری را بای پاس می‌کند)، با استفاده از سیگنال کنترل  $SE$  و باس آدرس می‌توان به هر یک از ۳۲ ولتاژ مرجع اصلی را از خارج جیپ دسترسی پیدا کرد و مقدار آنها را اندازه گرفت.

همچنین با توجه به امکان درنظر گرفته شده برای دسترسی به خروجی‌های آنالوگ فولدینگ، این امکان بوجود می‌آید که نحوه عملکرد مدار کالیبراسیون با دقت مورد بررسی قرار گیرد به عبارت دیگر نحوه تغییرات خروجی آنالوگ بر حسب کد کالیبراسیون اندازه گیری و با مقدار محاسبه شده مقایسه شود.

لازم به ذکر است که قسمت‌های دیگر مدار شامل مقایسه گرها دکودر دیجیتال و حافظه‌های خروجی و مدار پالس‌های ساعت نسبت به مبدل اصلی تغییری نداشته و عیناً تکرار شده‌اند.

همچنین مدار تنظیم کننده بهره سلول‌های NMOS و PMOS با جایگزینی سلول‌ها برای این مبدل نیز پیش‌بینی شده است همانگونه که در قسمت‌های قبل توضیح داده شده، این مدار می‌تواند برای این مبدل کالیبراسیون حذف شود.

## ۶-۷ نتایج شبیه سازی مداری مبدل با امکان کالیبراسیون


برای شبیه سازی نحوه عملکرد کالیبراسیون در تصحیح خطاهای استاتیک، ابتدا مدار مطابق با شکل ۵-۷ در سطح ترانزیستور شبیه سازی گردید. در مرحله بعد برای هر یک از سلول‌ها ولتاژ افستی بصورت تصادفی در نظر گرفته شد (مقدار واریانس این افست‌ها براساس رابطه و با توجه به سطح کاهش یافته ترانزیستورها محاسبه گردید) و خطای INL برای حالتی که مبدل بدون کالیبراسیون به کار گرفته شود با استفاده از شبیه سازی مداری و سیستمی بدست آمد.

سپس با شبیه سازی زمانی مدار کالیبراسیون، کدهای کالیبراسیون ۴ بیتی برای تصحیح خطای ناشی از افست برای هر یک از ۳۲ سلول اصلی بدست آمد و به ترانزیستورهای قابل برنامه ریزی اعمال


گردید و درنهایت خطای INL برای حالتی که مبدل کالیبره شده باشد مجدداً با استفاده از شبیه سازی بدست آمد.

در شکل ۱۰-۷ نتیجه شبیه سازی در دو حالت با یکدیگر مقایسه شده‌اند. همانگونه که در شکل

مشخص است حداقل خطای INL از  $1/3$  LSB به حدود  $1/3$  LSB کاهش یافته است.



(آ) پیش از کالیبراسیون



(ب) پس از کالیبراسیون

شکل ۱۰-۷ تاثیر کالیبراسیون روی خطای استاتیک شبیه سازی شده

برای بررسی تاثیر کاهش سطح ترانزیستورها در بالا بردن پهنهای باند و بهبود رفتار دینامیک مبدل، فرکانس نمونه برداری افزایش داده شده تا حداقل فرکانس نمونه برداری که به ازای آن تعداد بیت معادل برای ورودی با نرخ نایکویست به ۷ بیت برسد مشخص گردد.


نتایج شبیه سازی نشان می‌دهد با فرض مدار نمونه برداری ایده‌آل، این مقدار بیش از ۳۰۰ مگاهرتز خواهد بود که نسبت به مبدل بدون کالیبراسیون بیش از دو برابر افزایش نشان می‌دهد. برای رسیدن به این فرکانس، جریان مرجع مبدل از ۵۰ میکروآمپر به ۶۰ میکروآمپر افزایش داده شد ولی این افزایش تا حدی با کاهش ناشی از حذف پیش تقویت کننده‌های مجازی جبران می‌شود. درنهایت توان مصرفی بخش آنالوگ مبدل با کالیبراسیون ۲۲ میلی وات خواهد بود که در مقایسه با مبدل اصلی تفاوت زیادی ندارد. توان مصرفی بخش دیجیتال با دو برابر کردن فرکانس از ۳/۷۵ میلی وات به حدود ۸ میلی وات می‌رسد و توان مصرفی کل برای مبدل با کالیبراسیون ۴۵ میلی وات در مقایسه با ۴۱/۵ میلی وات با برای مبدل بدون کالیبراسیون خواهد بود. اگر انرژی مصرف شده برای هر تبدیل را بصورت زیر تعریف کنیم:

$$e = \frac{power}{f_s \cdot 2^{ENOB}} \quad (14-7)$$

که در این رابطه *power* توان مصرفی مبدل، *f<sub>s</sub>* فرکانس نمونه برداری و *ENOB* تعداد بیت معادل به ازای ورودی نایکویست است، مقدار *e* برای مبدل اصلی و مبدل با کالیبراسیون به ترتیب ۴/۵۸ و ۱/۱۷ پیکوژول خواهد بود.

شکل ۱۱-۷ طیف فرکانسی خروجی را برای فرکانس نمونه برداری ۳۰۳ مگاهرتز و ورودی ۱۴۵ مگاهرتز نشان می‌دهد. همچنین تاثیر کوچک کردن ترانزیستورهای ورودی در کاهش خازن ورودی مبدل در شکل ۱۲-۷ مشخص است.

برای حذف اثر تغییرات احتمالی مقاومت‌های نردنی مقاومتی در طول اندازه گیری در اثر گرم شدن، مقدار ولتاژ مرجع اصلی (ورودی نردنی مقاومتی) به عنوان مرجع به ولتمتر اعمال شد با پردازش نتایج بدست آمده خطای ولتاژهای مرجع بصورت شکل ۱۶-۷ بدست آمد.




شکل ۱۶-۷ خطای ولتاژهای مرجع

همانگونه که در این شکل دیده می‌شود خطاهای ولتاژهای مرجع با نظمی تکرار شونده دارند و در مجموع محدوده‌ای بین  $15/0$  LSB تا  $15/0$  LSB را پوشش می‌دهند. اگر خطای ولتاژهای اندازه گیری شده را به عدم تطبیق مقاومت‌های نردنی مقاومتی تبدیل کنیم. به نمودار شکل ۱۷-۷ می‌رسیم که نشان می‌دهد مقاومت‌های نردنی از نظر دقیقت تطبیق در چهار گروه قرار می‌گیرند.

دو گروه از این چهار گروه از دقیقت خوبی برخوردارند و با یکدیگر نیز بخوبی همخوانی دارند. مقاومت‌های گروه سوم اگرچه با یکدیگر برابرند، همگی به نسبت دو گروه اول خطایی در حدود  $6/0$ ٪ نشان می‌دهند و بالاخره گروه چهارم خطای مشترکی حدود  $8/0$ ٪ نسبت به دو گروه اول دارند.

همانگونه که در شکل دیده می‌شود ، محدودهای برابر  $\pm 2/5$ <sup>LSB</sup> با گام‌هایی در حدود  $0/4$ <sup>LSB</sup> کالیبراسیون پوشش داده می‌شوند.


**Measured Programmable Input Offset vs. Calibration Code  
(One-Sided Trimming)**



شکل ۱۹-۷ مقادیر اندازه گیری شده افست قابل برنامه ریزی

در مرحله بعد هر دو ترانزیستور با کدهای چهاربیتی کالیبره شدند و مقادیر بدست آمده بر حسب رابطه بدست آمده در بخش قبل مرتب شدند. شکل ۲۰-۷ مقادیر اندازه گیری شده را به ترتیب صعودی بر حسب کدهای مرتب شده نشان می‌دهد.

مقدار پیش بینی شده توسط رابطه (۳-۷) نیز برای مقایسه در همین نمودار رسم شده است. برای تطبیق بهتر دو منحنی، مقدار ثابتی در حدود  $0/4$ <sup>LSB</sup> به مقدار پیش بینی شده توسط رابطه اضافه شده است. این مقدار در حقیقت برابر افست مسیر مورد اندازه گیری است.



شکل ۲۰-۷ مقادیر اندازه گیری شده به ترتیب صعودی بر حسب کدهای مرتب شده

در مجموع مقدار اندازه گیری شده و رابطه محاسباتی تطبیق خوبی با یکدیگر نشان می‌دهند که ثابت می‌کند استفاده از رابطه (۳-۷) که مربوط به ترانزیستورهایی با کانال طولانی است در این مورد خطای قابل ملاحظه‌ای ایجاد نمی‌کند.

در حالی که هر دو ترانزیستور تنظیم شوند، کالیبراسیون محدوده‌ای برابر  $4 \pm \text{ LSB}$  را با گام متوسط  $0.33 / \text{ LSB}$  پوشش می‌دهد.

البته لازم به ذکر است که در عمل نویز، خطای افست مقایسه‌گرها و خطای درون یابی رسیدن به چنین حدی از INL را ناممکن می‌سازد.


### ۳-۲-۷-۷ اندازه گیری خطای استاتیک

به منظور اندازه گیری تاثیر عملی کالیبراسیون روی خطای INL و DNL، لازم است که مبدل بصورت کامل با مقایسه گرها و بخش دیجیتال تست شود. در عمل در راه اندازی قسمت دیجیتال

مشخص شد بین مسیر تغذیه و زمین دیجیتال اتصال کوتاهی وجود دارد که این بخش را از کار انداخته است.

در بازبینی لی اوت مشخص گردید این اتصال کوتاه بعلت وجود یک مربع کوچک از لایه متال ۳ در بالاترین سطح لی اوت اتفاق افتاده است. در این سطح که چهار چیپ مختلف در کنار یکدیگر قرار گرفته‌اند بعلت پیچیدگی و حجم زیاد انجام عمل تطابق لی اوت با نقشه مداری انجام نگرفته است. لذا عملاً راهی برای تشخیص این اتصال کوتاه در مراحل قبل از ساخت وجود نداشته است. این اتصال کوتاه در محل بافرهای کلک مقایسه‌گرها واقع شده و حتی اگر با میکرو جراحی برداشته شود، تعدادی از این بافرها از کار می‌افتد و تغییری در وضعیت ایجاد نمی‌شود.

خوبشختانه با امکانات درنظرگرفته شده راهی برای جایگزینی قسمت دیجیتال از کار افتاده با قسمت دیجیتال چیپ اصلی وجود دارد. به این ترتیب که با استفاده از سوئیچ‌های خروجی کمکی جریان‌های خروجی بلوک‌های فولدینگ مبدل با کالیبراسیون به بیرون چیپ هدایت گردید و از طرف دیگر در مبدل اصلی با وصل کردن همزمان سوئیچ‌های خروجی کمکی و اصلی، مسیری از خارج چیپ تا بارهای فعال در خروجی بلوک‌های فولدینگ ایجاد شد که جریان‌های خروجی بلوک‌های فولدینگ با کالیبراسیون از این مسیر به بارهای فعال و شبکه درون یابی مبدل اول اعمال گردید. شکل ۲۱-۷ چگونگی جایگزینی بخش دیجیتال دو مبدل را نشان می‌دهد.



شکل ۲۱-۷ چگونگی جایگزینی بخش دیجیتال دو مبدل

به منظور اطمینان از اینکه جریان اضافی از قسمت آنالوگ مبدل اصلی با جریان مبدل دوم جمع نشود، جریان مرجع مبدل اصلی قطع گردید.

از آنجا که مبدل درشت گام و ریزگام باید با هم سنکرون شوند، برای دستیابی به بیت‌های MSB و

MSB-1 لازم است از مبدل درشت گام و ریزگام باید با هم سنکرون شوند، برای دستیابی به

بیت‌های MSB و MSB-1 لازم است از مبدل درشت گام مبدل اصلی استفاده شود از آنجا که با از

کار افتادن بخش دیجیتال مبدل دوم مکان استفاده از مدار نمونه برداری این مبدل نیز وجود ندارد، هر

دو مبدل بدون مدار نمونه برداری (با استفاده از سوئیچ‌های ورودی کمکی) بکار گرفته شدند.

به این ترتیب امکان بکارگیری مبدل با امکان کالیبراسیون بصورت کامل برای ورودیهای فرکانس

پایین و فرکانس نمونه برداری نه چندان بالا ایجاد شد. محدودیت بوجود آمده روی فرکانس ورودی

ناشی از سه پارامتر زیر است :

۱- از آنجا که مبدل بدون مدار نمونه برداری به کار گرفته شده است، پدیده ضرب فرکانسی ناشی از رفتار غیرخطی بلوک فولدینگ یک محدودیت ذاتی روی فرکانس ورودی ایجاد می‌کند.

۲- قرارگرفتن مبدل درشت گام و ریزگام در دو چیپ متفاوت و بدون مدار نمونه برداری، باعث ایجاد تاخیرهای متفاوت در مسیر ورودی این مبدل‌ها می‌شود که با افزایش سرعت تغییرات ورودی، باعث ایجاد ناهماهنگی بین بیت‌های ساخته شده توسط این دو مبدل می‌گردد.

۳. مسیر اضافی ایجاد شده در خروجی بلوک‌های فولدینگ که شامل مسیر سلفی سیم‌های اتصال و خازن پراکنده‌گی پدها و پین‌های خروجی‌های کمکی دو چیپ می‌شوند عملاً پهنهای باند بخش آنالوگ را به میزان قابل ملاحظه‌ای کاهش می‌دهند.


در مورد فرکانس نمونه برداری، از آنجا که سیگنال نمونه برداری تنها به چیپ مبدل اصلی اعمال می‌شود، مشکلات کمتر است و در عمل مبدل با فرکانس نمونه برداری ۱۰۰ مگاهرتز بخوبی کار می‌کند. با افزایش فرکانس تا حدود ۲۰۰ مگاهرتز اگرچه مبدل به کار خود ادامه می‌دهد ولی کیفیت سیگنال خروجی به طرز محسوسی افت می‌کند.

برای اندازه گیری خطای INL از یک ورودی دندانه اره‌ای فرکانس پایین استفاده شد. ابتدا این خطای بدون انجام کالیبراسیون (با اعمال یک کد ثابت به تمام سلول‌ها) انجام شد. تعداد ۶۵۰۰۰ خروجی خوانده شده توسط لاجیک آنادایزر به کامپیوتر منتقل شده و خطای INL با روش هیستوگرام بدست آمد.

برای انجام کالیبراسیون ابتدا از روش ساده تشخیص محل عبور از صفر استفاده شد. در عمل وجود نویز و عدم قطعیت مقایسه گرها باعث شد که این روش به نتایج قابل قبولی منجر نگردد. به عبارت دیگر به ازای محدوده نسبتاً وسیعی از کدهای کالیبراسیون، بیت LSB مرتبًا بین یک و صفر تغییر

حالت می‌دهد. یک نمونه از خطای INL اندازه گیری شده پس از کالیبراسیون با این روش در شکل

۲۲-۷ دیده می‌شود.



شکل ۲۲-۷ خطای INL اندازه گیری شده پس از کالیبراسیون با روش عبور از صفر

روشی که در عمل برای کالیبراسیون مورد استفاده قرار گرفت به این ترتیب پیاده شد که خروجی

دیجیتال با استفاده از مبدل دیجیتال به آنالوگ روی برد دوباره به آنالوگ تبدیل شد و در یک تفريقي

کننده آنالوگ با بهره و افست قابل تنظیم از سیگنال ورودی تفريقي گردید. سیگنال خروجی تفريقي

کننده درواقع همان خطای INL است که بصورت زمان واقعی روی صفحه اسیلوسکوپ قابل

مشاهده است (شکل ۲۳-۷).

با تنظیم کدهای کالیبراسیون می‌توان به سادگی و به سرعت شکل موج خطای INL را به سمت یک


یکنواخت شدن و کاهش دامنه سوق داد. همین روش بصورت نرم افزاری نیز قابل پیاده سازی است.

#### ۷-۲-۴ اندازه گیری پاسخ دینامیک

همان گونه اشاره شد، محدودیت‌های ایجاد شده مانع از اندازه گیری پاسخ دینامیک به ازای ورودی‌های فرکانس بالا و / یا فرکانس نمونه برداری بالاتر از مبدل اصلی شد. با اینحال، امکان اندازه گیری میزان تاثیر کالیبراسیون روی پاسخ دینامیک وجود دارد.

در شکل ۷-۲۵-آ طیف خروجی بازسازی شده مبدل کالیبره نشده به ازای یک ورودی سینوسی تمام دامنه با فرکانس  $1/25$  مگاهرتز دیده می‌شود. اعوجاج حاصل از وجود افست‌های مختلف باعث کاهش SNDR تا میزان ۳۸ دسی بل شده است.

پس از اعمال کدهای کالیبراسیون که در آزمون قبل بدست آمده است، طیف خروجی بار دیگر بازسازی شد میزان بهبود SNDR معادل ۶/۶ دسی بل و میزان بهبود SFDR در حدود ۱۰ دسی بل است.



آ ب

شکل ۷-۲۵ تاثیر کالیبراسیون بر رفتار دینامیک مبدل آ) پیش از کالیبراسیون ، ب) پس از کالیبراسیون

## فصل ۸ جمع‌بندی و کارهای آینده

### ۱-۸ جمع‌بندی

هدف از این پژوهش، ارائه روش‌ها و راهکارهایی به منظور بهبود عملکرد مبدل آنالوگ به دیجیتال فولدینگ در جهت افزایش محدوده ورودی، کاهش توان مصرفی، بالا بردن سرعت و کاهش ولتاژ تغذیه بوده است.

بصورت خلاصه روشهای ابداعی که در قسمتهای مختلف ارائه شده‌اند، عبارتست از:

- روش جدیدی برای افزایش دامنه ورودی با استفاده همزمان از زوج‌های تفاضلی NMOS و PMOS
- راهکارهای برای تنظیم مشخصه سلول‌های فولدینگ NMOS و PMOS
- دو روش جدید برای بهبود عملکرد مدار نمونه‌برداری حلقه باز سوئیچ خازن در جهت کاهش خطای استاتیک و کاهش هارمونیک دوم و سوم
- بررسی تئوریک مبدل‌های موازی (چند مسیره) و بدست آوردن پارامترهای بیان کننده حساسیت ساختارهای مختلف به خطاهای

- بررسی دقیق رفتار مقایسه‌گرهای دینامیک در حضور عدم تطابق خازنی، مدل کردن افست

دینامیک این مقایسه‌گرهای ارائه دو ساختار برای مقایسه‌گر دینامیک با افست دینامیک پایین

- روش ابداعی برای کالیبراسیون مبدل فولدینگ با استفاده از ایجاد عدم تطابق بین ترانزیستورهای

ورودی پیش تقویت‌کننده‌ها که در نهایت به بهبود عملکرد استاتیک و دینامیک مبدل بدون افزایش

قابل ملاحظه توان و حتی به کاهش احتمالی سطح چیب منجر خواهد شد.

ساخت دو نمونه تراشه مبدل و آزمون موفقیت‌آمیز آنها کارآیی روش‌های فوق را به اثبات رسانید.

لازم به ذکر است که برای کتین کلیه مراحل طراحی مدار، طراحی لی اوت و مراحل پس از آن شامل

مقایسه اوت و شماتیک DRS و استخراج مدار) در آزمایشگاه ISDL دانشکده برق دانشگاه صنعتی

شریف انجام گرفته است که این امر در ارتقاء سطح آزمایشگاه چه از نظر ابزارهای مورد نیاز و چه از

نظر ایجاد تجربه سفارش ساخت تاثیر به سزایی داشته است بصورتی که این امکان ایجاد شد که

حداقل سه طرح موجود در آزمایشگاه ISDL در زمان اجرای این پژوهش به دو فضای اضافی موجود

بدون هزینه اضافی قابل ملاحظه‌ای برای ساخت ارسال شود و تقریباً همه آنها با موفقیت مورد

آزمایش قرار گیرند.

جدول ۱-۸ مشخصات مبدل‌های ساخته شده را در مقایسه با مبدل‌های فولدینگ گزارش شده نشان

می‌دهد.

جدول ۱-۸ مشخصات مبدل های ساخته شده در مقایسه با مبدل های فولدینگ گزارش شده

No	Ref	Proposed	8	250	0.18	1.5	1.2	3	48	1	80	0.3/0.2	100	6.68	42	1.87	2006
			8	80	0.18	1.2	0.96	7	30	1	80	0.6/0.5	40	6.68	42	3.65	2006
			8	100	0.18	1.5	1.2	7	40	1	80	0.55/0.4	50	6.68	42	3.89	2006
2	[110]		6	100	0.18	1.8	1	?	4.5	0.28	?	0.5/0.5	50	5.50	35	0.99	2006
3	[111]		7	800	90	1.2	?	?	120	0.32	?	1.3/0.8	200	5.29	33.6	3.84	2006
4	[49]		8	2000	SiGe	-3.3	?	?	3500	12.2	?	1/0.5	700	7.45	46.5	10.0	2004
5	[103]		8	1600	0.18	1.8	0.8	1.8	774	3.6	44	0.35/0.15	800	7.26	45.4	3.16	2004
6	[46]		8	600	0.18	1.8	?	?	207	0.5	?	0.7/0.5	200	7.50	46.9	1.91	2004
7	[82]		8	600	0.18	1.8	2	0.5	200	0.2	111	0.8/0.4	200	7.50	46.9	1.84	2004
8	[112]		7	300	0.35	3.3	1.6	2	200	1.2	48	1/0.6	10	6.02	38	10.3	2003
9	[81]		8	200	0.35	3.3	2	?	120	1.02	60	1.4/0.9	100	5.87	37.1	10.3	2003
10	[44]		10	100	0.12	1.2	0.4	?	140	0.43	33	?	12.5	8.84	55	3.05	2002
11	[37]		8	100	0.5	5	1	?	165	1.68	20	1.3/0.4	3	6.73	42.3	15.5	2001
12	[102]		8	10	0.35	3.3	1	?	115	5.0	30	0.3/0.2	1	7.68	48	56.0	2001
13	[80]		8	125	0.35	3.3	2	?	110	0.8	60	1.5/0.7	62.5	6.39	40.2	10.5	2000
14	[55]		12	50	0.6	3.3	1.6	2	850	16	48	1.3/0.8	25	10.3	64	13.1	2000
15	[26]		6	400	0.5	3.2	2.3	1.4	200	0.6	71	?/0.9	100	5.30	33.6	12.7	1998
16	[25]		10	50	0.5	5	2	4.5	170	1.2	40	1.1/0.6	32	8.70	54	8.18	1997
17	[83]		8	80	0.5	3.3	1.6	2	80	0.3	48	0.8/0.45	10	7.02	44	7.72	1996
18	[39]		8	125	1	5	?	5	225	4	?	?/0.8	1	7.12	44.6	13	1996
19	[12]		6	175	0.7	3.3	1.2	4	160	12	36	1/0.8	84	3.99	25.8	57.7	1996
20	[24]		8	70	0.8	5	2	4.8	110	0.7	40	0.5/0.2	8	5.69	36	30.5	1995

با توجه به جدول، مزیت های زیر را می توان برای مبدل های ساخته شده برشمرد:


۱-پایین ولتاژ تعذیه به نسبت تکنولوژی

۲-پایین مقدار انرژی بر گام تبدیل<sup>۱</sup> در میان مبدل های فولدینگ ۸ بیتی (دومین در کل)

<sup>۱</sup> -Energy per Conversion Step(=Power/2<sup>ENOB</sup>.f<sub>Sampling</sub>)

۳-بالا ترین محدوده ورودی یک طرفه (دومین در کل مبدل هایی که محدوده ورودی آنها مشخص شده است)

در شکل ۱-۸ مقدار انرژی بر گام تبدیل برای مبدل های جدول فوق نشان داده شده است.



شکل ۱-۸ انرژی بر گام تبدیل برای مبدل های جدول

بر اساس فعالیت های انجام شده در مراحل مختلف این پژوهش و پژوهش های وابسته به آن پنج مقاله در کنفرانس های معتبر خارجی ارائه شده است که به ترتیب عبارتند از:

1. H. Movahedian, M. Azin, M. Sharif Bakhtiar, "A low voltage low power 8-bit folding/ interpolating ADC with rail-to-rail input range", *Proc. IEEE Int. Symp. Circuits Syst.*, vol. 1, pp.I-77 - I-80, 2004.
2. H. Movahedian, M. Sharif Bakhtiar; "Design and sensitivity analysis of feed-forward neural ADC's , " *Proc. IEEE Int. Symp. Circuits Syst.*, vol. 5, pp.V-816 - V-819, 2004.
3. H. Movahedian, M.S. Bakhtiar, "A 1.5v 8-bit low-power self-calibrating high-speed folding ADC," *Proc. PHD Research in microelectronics and electronics (PRIME)*, vol. 1, pp.55 - 58, 2005\*.

4. M. Azin, H. Movahedian, M. Sharif Bakhtiar; “An 8-bit 160 MS/s folding-interpolating ADC with optimized active averaging/interpolating network,” *Proc. IEEE Int. Symp. Circuits Syst*, pp.6150 – 6153, 2005

5. M. Babaei, H. Movahedian, M. Sharif Bakhtiar, “A novel method for systematic error prediction on folding and interpolating ADC,” *Proc. Asia-Pacific Conference on Circuits and Systems (APCCAS)*, 2006.

\* جزو مقالات برگزیده کنفرانس

همچنین چهار مقاله از نتایج این پژوهش به مجلات معتبر خارجی ارسال شده است که عبارتند از:

1. H. Movahedian, B. Sedighi, M. Sharif-Bakhtiar, "Wide-range single-ended CMOS track-and-hold circuit," *IEICE Electron. Express*, Vol. 4, No. 12, pp.400-405, June 2007.

2. H. Movahedian, M. Sharif Bakhtiar, “Low voltage low-power folding and interpolating ADC with rail to rail input range,” Submitted to *Journal of Analog Integrated Circuits and Signal Processing (Springer)*.

3. H. Movahedian, M. Sharif Bakhtiar, “A new method for mismatch-induced error cancellation in folding ADC” Submitted to *International Journal of Electronics and Communications (aeu, Elsevier)*.

4. H. Movahedian, A. Imani, M. Sharif Bakhtiar, “A Low Dynamic Offset Latched Comparator” Submitted to *IEICE Electron. Express*.

## ۲-۸ کارهای آینده

در ادامه این پژوهش می‌توان در زمینه‌های مختلف طرح‌های پژوهشی تعریف و اجرا نمود که از آن

میان موارد زیر قابل ذکر است:

-۱ پیاده‌سازی برخی ساختارهای پیشنهاد شده برای مبدل آنالوگ به دیجیتال موازی

-۲ تلفیق روش ارائه شده برای افزایش محدود به روش دیفرانسیل

-۳ پیاده‌سازی روش‌های پیشنهادی در مبدل فولدینگ دو طبقه

۴- پیاده‌سازی الگوریتم‌های مختلف برای انجام کالیبراسیون مبدل فولدینگ

۵- بهینه‌سازی مدار نهایی در سطح لی‌لوت و ساخت دوباره آن به منظور رسیدن به سرعت‌های بالاتر نمونه‌برداری

در پایان لازم می‌دانم یکبار دیگر مرتب سپاسگزاری خود را از سرپرستی و راهنمایی‌های استاد ارجمند آقای دکتر شریف بختیار و همکاری اعضاء آزمایشگاه ISDL به ویژه آقایان صدیقی و ایمانی ابراز نمایم.

## مراجع

- [1] Website of World Semiconductor Trade Statistics [www.wsts.org](http://www.wsts.org)
- [2] K. Rush and P. Byrne, "A 4GHz 8b data acquisition system," in IEEE International Solid State Circuits Conference, pp.176-177, Feb. 1991
- [3] W. T. Colleran, "A 10-b, 100MS/s A/D converter using folding, interpolation, and analog encoding," Ph.D Dissertation, University of California Los Angeles, Los Angeles, CA, Dec. 1993.152
- [4] M. Choi, A. Abidi, "A 6-b 1.3-Gsample/s A/D converter in 0.35- $\mu$ m CMOS," IEEE Journal of Solid-State Circuits, Vol.36, No.12, pp. 1847-1858, Dec. 2001
- [5] P.C. Scholtens, M. Vertregt, "A 6-b 1.6-Gsample/s flash ADC in 0.18um CMOS using averaging termination," IEEE J Solid-State Circuits, vol. 37, pp. 1599-1609, Dec. 2002. 1599
- [6] T. Wakimoto, Y. Akazawa, and Y. S. Konaka, "Si bipolar 2-GHz 6-bit flash A/D conversion LSI," IEEE Journal of Solid-State Circuits, vol. 23, pp. 1345-1350, Dec. 1988.
- [7] M. Hotta, T. Shimizu, K. Maio, K. Nakazato, and S. Ueda, "A 12-mW 6-b video frequency A/D converter," IEEE Journal of Solid State Circuits, vol. SC-22, pp. 939-943, Dec. 1987.
- [8] B. Zojer, R. Petschacher, and W. A. Luschnig, "A 6-Bit/200-MHz full Nyquist A/D converter," IEEE Journal of Solid-State Circuits, vol. SC-20, pp. 780-786, June 1985.

- [9] Yukawa, "An 8-bit high-speed CMOS A/D converter," *IEEE Journal of Solid-State Circuits*, vol. SC-20, pp 775-779, June 1985
- [10] F. Goodenough, "Interpolators put 10-bit 75MHz A/D converters on 8-bit digital process," *Electronic Design*, pp. 29-30, Dec. 1989.
- [11] H. Kimura, A. Matsuzawa, T. Nakamura, and S. Sawada, "A 10-b 300-MHz interpolated-parallel A/D converter," in *IEEE Symposium on VLSI Circuits*, pp. 94-95, June 1992.
- [12] R. Roovers, M. Steyaert, "A 175 Ms/s, 6-b 160-mW 3.3-V CMOS A/D converter," *IEEE Journal of Solid-State Circuits*, Vol. 31, No. 7, pp. 938-944, July 1996.
- [13] Jerry Lin, Baher Haroun, " An Embedded 0.8V/480uW 6B/22 MHZ Flash ADC in 0.13-um Digital CMOS Process Using a Nonlinear Double Interpolation Technique" *IEEE Journal of Solid-State Circuits*, Vol. 37, No. 12, pp. 1610-1617, December 2002.
- [14] J. Doernberg, P. R. Gray, and D. Hodges, "A 10-bit 5-MS/s CMOS two-step flash ADC," *IEEE Journal of Solid-State Circuits*, vol.24, pp. 241-249, April 1989
- [15] J. R. Fernandes, S. R. Lewis, A. M. Mallinson, and G. A. Miller, "A 14-bit 10- $\mu$ s subranging A/D converter with S/H," *IEEE Journal of Solid-State Circuits*, vol. 23, pp. 1309-1315, Dec. 1988
- [16] T. Shimizu, M. Hotta, K. Maio, and S. Ueda, "A 10-bit 20-MHz two-step parallel A/D converter with internal S/H," *IEEE Journal of Solid-State Circuits*, vol.24, pp. 13-20, Feb. 1989

- [17] B. S. Song, S. H. Lee, and M. F. Tompsett, “A 10-b 15-MHz CMOS recycling two-step A/D converter,” *IEEE Journal of Solid-State Circuits*, vol. 25, pp. 1328-1338, Dec. 1990
- [18] A. Arbel and R. Kurz, “Fast ADC,” *IEEE Transactions on Nuclear Science*, vol. NS-22, pp. 446-451, Feb. 1975
- [19] T. B. Cho and P. R. Gray, “A 10-b, 20-MS/s, 35mW pipeline A/D converter,” *IEEE Journal of Solid-State Circuits*, vol. 30, pp 166-172, March 1995.
- [20] W. T. Colleran and A. A. Abidi, “A 10-b, 75 Ms/s two stage pipelined bipolar A/D converter,” *IEEE Journal of Solid-State Circuits*, vol. SC-28, pp. 1187-1199, Dec. 1994.
- [21] K. Sone, N. Nakada, and Y. Nishida, “A 10 b 100 MS/S pipelined sub-ranging BiCMOS ADC,” in *IEEE International Solid-State Circuits Conference*, pp. 66-67, Feb. 1993
- [22] T. Matsuura, M. Hotta, K. Usui, E. Imaizumi, and S. Ueda, “A 95mW, 10-b 15 MHz low-power CMOS ADC using analog double-sampled pipelining scheme,” in *IEEE Symposium on VLSI Circuits*, pp. 98-99, 1992
- [23] IEEE Std 1241-2000 “IEEE standard for Terminology and Test Methods for Analog-to- Digital Converters”
- [24] B. Nauta and A. G. W. Venes, “A 70- MS/ s 100- mW 8- b CMOS folding and interpolating A/ D converter,” *IEEE J. Solid- State Circuits*, vol. 30, pp. 1302-1308, Dec. 1995.
- [25] K. Bult and A. Buchwald, “An embedded 240- mW 10- b 50- MS/ s CMOS ADC in 1 mm<sup>2</sup>” *IEEE J. Solid- State Circuits*, vol. 32, pp. 1887- 1895, Dec. 1997

- [26] M. Flynn and B. Sheahan, "A 400- Msample/ s, 6b CMOS folding and interpolating ADC" *IEEE J. Solid-State Circuits*, pp. 1932- 1938, Dec. 1998.
- [27] Tank,D.W., and Hopfield,J.J.: "Simple neural optimization networks: An A/D converter, signal Decision circuit and a linear programming circuit" *IEEE Trans.*, May 1986, CAS-36
- [28] Chigusa, Y., and Tanaka, M.: "A neural-like feedforward ADC" Proc. IEEE Int. Symp. On circuits and Systems, May 1990
- [29] H. Movahedian, M. Sharif Bakhtiar; "Design and sensitivity analysis of feed-forward neural ADC's ,," *Proc. IEEE Int. Symp. Circuits Syst.*, vol. 5, pp.V-816 - V-819, 2004.
- [30] Y. Li, and E. Sánchez-Sinencio, "Current mirror based folding amplifier," Proceedings of 43rd IEEE Midwest Symposium on Circuits and Systems, Lansing, MI, pp. 60-63, Aug. 2000
- [31] R. J. Plassche and J. Van Valburg, "An 8-bit 650MHz folding ADC," *IEEE Journal of Solid-State Circuits*, Vol. 27, pp. 1662-1666, Dec. 1992.
- [32] Yunchu Li "Design of High Speed Folding and Interpolating Analog-to-Digital Converter" Ph.D Dissertation, Texas A&M University, May 2003, p 45.
- [33] R. J. Plassche, and R. J. Grift, "A high-speed 7-b A/D converter," *IEEE Journal of Solid-State Circuits*, Vol. SC-14, pp. 938-943, Dec. 1979.
- [34] S. Gueorguiev, E. Klumperink, B., "1 Volt Current Mode Folding Analog to Digital Conversion Architecture" Proceedings of the 12th ProRISC workshop (program for Research on Integrated Systems and Circuits)

[۳۵] بابایی، مسعود "طراحی یک مبدل آنالوگ به دیجیتال ۱۲ بیتی ولتاژ پایین و سرعت بالا به روش

فولدینگ" پایان نامه کارشناسی ارشد الکترونیک آبان ۱۳۸۵ صفحه ۴۹

- [36] R. E. J. Van de Grift, I. W. J. M. Rutten and M. van der Veen, "An 8- bit video ADC incorporating folding and interpolation techniques," *IEEE J. Solid- State Circuits*, vol. SC-22, pp. 944- 953, Dec. 1987
- [37] M. J. Choe, B. S. Song, and K. Bacrania, "An 8- b 100- MSample/ s CMOS Pipelined Folding ADC" *IEEE J. Solid- State Circuits*, Vol. 36, No. 2, Feb 2001
- [38] R. J. Plassche, and P. Baltus, "An 8-b 100MHz full Nyquist A/D converter," *IEEE Journal of Solid-State Circuits*, Vol. 23, pp. 1334-1344, Dec. 1988
- [39] M. P. Flynn, and D. J. Allstot, "CMOS Folding ADCs With Current-Mode Interpolation" IEEE International Solid-State Circuits Conference, 1995. Digest of Technical Papers. 42nd ISSCC, pp. 274 -275, Feb. 1995
- [40] M. Pelgrom, A. Duinmaijer, and A. Welbers, "Matching properties of MOS transistors," *IEEE Journal of Solid-State Circuits*, vol. 24, pp. 1433-1439, Oct. 1989
- [41] J.A. Croon, M. Rosmeulen, S. Decotere, W. Sansen and H. E. Maes, "A simple characterization method for MOS transistor matching in deep submicron technologies" Proc. IEEE Int. Conference on Microelectronic Test Structures, Vol 14, pp 213-218 March 2001
- [42] S. Limotyrakis, K.Y. Nam, and B. A. Wooley, "Analysis and Simulation of Distortion in Folding and Interpolating A/ D Converters" *IEEE Trans. Circuits and Systems*. Vol. 49, No. 3, MARCH 2002
- [43] K. Bult, "Analog Design in Deep Sub- Micron CMOS" 26<sup>th</sup> European Solid State Circuits Conference, Sep. 2000.

- [44] A.S. Blum, B.H. Engl, H.P. Eichfeld, R. Hagelauer, and A.A. Abidi, “A 1.2 V 10-bit 100-M Samples/s A/D Converter in 0.12 um CMOS,” IEEE Sym. On VLSI Circuits Dig. Tech. Papers, pp. 326-327, 2002
- [45] A. Pierazzi, and A. Boni, “ Design Issues For A High Frequency, 0.35um, 3.3v CMOS Folding A/D converter” proceedings of *IEE ADDA'99 Conference*, pp. 115-118, Glasgow, UK, July 1999
- [46] Zheng- Yu Wang, Hui Pan, Chung-Ming Chang, Hai-Rong Yu and M. Frank Chang, “A 600 MSPS 8-bit Folding ADC in 0.18um CMOS” Proc. Symposium On VLSI Circuits Digest of Technical Papers pp 424427 2004
- [47] H. Movahedian, M. Azin, and M. Sharif Bakhtiar, “A Low Voltage Low Power 8-bit Folding/Interpolating ADC with rail-to-rail Input Range” Int. Symp. On Circuits and Systems, pp. 77-80, May 2004.
- [48] X. Jiang, Y. Wang, and N. Willson Jr, “A 200 MHZ 6-Bit Folding And Interpolating ADC In 0.5-um CMOS” ISCAS '98. Proceedings of the 1998 IEEE International Symposium on Cir. And Sys. Volume: 1 , 31 May-3 June 1998
- [49] F. Vessal, and C. Andre T. Salama, “An 8-Bit 2-Gsample/s Folding-Interpolating Analog-to-Digital Converter in SiGe Technology” *IEEE J. Solid- State Circuits*, vol. 39, pp. 234- 241, Jan. 2004
- [50] Rajesh Thirugnanam, Dong Sam Ha and Sang S. Choi, “Design of a 4-bit 1.4 GSamples/s Low Power Folding ADC for DS-CDMA UWB Transceivers”, 2005 IEEE International Conference on Ultra-Wideband pp 536 – 541 Sept. 2005

- [51] F. Maloberti, P. Estrada, P. Malcovati, and A. Valero “Behavioral modeling and simulations of data converters” *Proc. IEEE Int. Symp. Circuits Syst.*, vol. 4, pp.IV-700 - IV-703, 2003
- [52] Ta-Hsun Yeh Lin, J.C.H. Shyh-Chyi Wong Huang, H. Sun, J.Y.C. “Mismatch characterization of 1.8 V and 3.3 V devices in 0.18  $\mu\text{m}$  mixed signal CMOS technology”, Proceedings of the 2001 International Conference on Microelectronic Test Structures, pp 77-82 2001
- [53] Lovett, S.J. Welten, M. Mathewson, A. Mason, B. “ Optimizing MOS Transistor Mismatch” *IEEE J. Solid- State Circuits*, vol. 33, pp. 147- 150, Jan. 1998
- [54] Carnu, O. and Leuciuc, A. “Optimal offset averaging for flash and folding A/D converters” *Proc. IEEE Int. Symp. Circuits Syst.*, vol. 1, pp.I-133 - I-136, 2004
- [55] H. Pan, M. Segami, M. Choi, J. Cao, F. Hatori and A. Abidi, “A 3.3V, 12b, 50MSample/ s A/ D converter in 0.18mm CMOS with over 80dB SFDR,” *ISSCC Digest of Technical Papers*, pp. 40- 41, Feb. 2000

[۵۶] آذین، میثم ”Folding-Interpolating طراحی یک مبدل آنالوگ به دیجیتال ۸ بیتی به روش

پایان نامه کارشناسی ارشد الکترونیک مهر ۱۳۸۳ صفحه ۴۸

[۵۷] همان مرجع، صفحه ۵۱

- [58] Mohamed Zin, M.A. Kobayashi, H. Kobayashi, K. Ichimura, J.-I. Hao San Onaya, Y. Kimura, Y. Yuminaka, Y. Sasaki, Y. Tanaka, K. Abe, F “A high-speed CMOS track/hold circuit” Proceedings of The 6th IEEE International Conference on Electronics, Circuits and Systems, Vol 3, pp 1709-1712 1999

- [59] Centurelli, F. Monsurro, P. and Trifiletti, A. “A model for the distortion due to switch on-resistance in sample-and-hold circuits” *Proc. IEEE Int. Symp. Circuits Syst.*, pp.4787-4790, 2006
- [60] M. Waltari, K. Halonen “Circuit Techniques for Low-Voltage and High-Speed A/D Converters” Springer, 2002
- [61] F. Maloberti, F. Francesconi, P. Malcovati, O. J. A. P. Nys, “Design Considerations on Low-Voltage Low-Power Data Converters,” *IEEE Trans. Circuits and Systems-I*, vol. 42, pp.653-663, Nov. 1995
- [62] A. M. Abo, P. R. Gray, “A 1.5V, 10-bit, 14MS/s CMOS Pipeline Analog-to-Digital Converter,” 1998 Symposium on VLSI Circuits Digest of Technical Papers, pp.166-169.
- [63] D. G. Haigh, B. Singh, “A Switching scheme for switched capacitor filters which reduces the effect of parasitic capacitances associated with switch control terminals” in *Proc. IEEE International Symposium on Circuits and Systems*, pp.586-589, 1983
- [64] T.-S. Lee and C.-C. Lu, “Design techniques for low-voltage high-speed pseudo-differential CMOS trackand-hold circuit with low hold pedestal” *ELECTRONICS LETTERS*, Vol. 40 No. 9, April 2004
- [65] C. G. Conroy, D.W. Cline, P.R. Gray, “A high-speed parallel pipelined ADC technique in CMOS,” *IEEE Symposium on VLSI Circuits*, pp. 96-97, 1992
- [66] P. J. Lim, B. A. Wooley, “A High-Speed Sample and Hold Technique Using A Miller Hold Capacitance” *IEEE J. Solid State Circuits*, vol 26, pp.643-651,Apr.1991

- [67] M. Nayebi, B.A. Wooley, "A0-bit Video BICMOS Track-and-Hold Amplifier" IEEE J. Solid State Circuits, vol24, pp.1507-1516, Dec.1989
- [68] S. Kim, M. Song, "An 8-b 200MSPS CMOS A/D converter for analog interface module of TFT-LCD driver," IEEE International Symposium on Circuits and Systems, vol. 1, pp. 528-531, May 2001.
- [69] W. C. Black, Jr., D. A. Hodges, "Time Interleaved Converter Arrays," IEEE J. Solid State Circuits, vol SC-15, pp. 1022-1029, Dec. 1980
- [70] Behzad. Razavi "Design of Analog CMOS Integrated Circuits" McGraw-Hill, 2001 p. 32
- [71] Mohamed Dessoukey, Andreas Kaiser, "Very Low-Voltage Digital-Audio (( Modulator with 88-dB Dynamic Range Using Local Switch Bootstrapping" IEEE J. Solid State Circuits, vol 36, pp. 349-355, March 2001
- [72] M. WALTARI and K. HALONEN, "Bootstrapped switch without body effect in standard CMOS technology," *IEE Electronics Lett.*, vol. 38, pp. 555-557, 2002.
- [73] Taiwan Semiconductor Manufacturing Company, Doc. No. T-018-MM-RP-003, "TSMC 0.18UM Mixed Signal 1P6M+ Salicide 1.8V/3.3V Devices With Deep N-Well Characterization Report" Oct. 1999
- [74] T. S. LEE and C. C. LU, "A 1.5V 50-MHz pseudo-differential sample-and-hold circuit with low hold pedestal," *IEEE Trans. Circuits and Sys.-I*, vol. 52, pp. 1752-1757, Sep. 2005
- [75] C.J.B. FAYOMI, G.W. ROBERTS and M. SAWAN, "Low-Voltage CMOS Analog Bootstrapped Switch for Sample-and-Hold Circuit," *Proc. IEEE Int. Symp. Circuits and Sys.* pp. 2200-2203, May 2005.

- [76] F. Centurelli, P. Monsurro, A. Trifiletti, "A model for the distortion due to switch on-resistance in sample-and-hold circuits" Proc. IEEE International Symposium on Circuits and Systems, pp. 4287-4790, May 2006.
- [77] Taiwan Semiconductor Manufacturing Company, Doc. No. T-018-MM-RP-004, "TSMC 0.18UM Mixed Signal 1P6M+ Salicide 1.8V/3.3V P+ Poly Resistor Characterization Report" August 2001
- [78] Z. Wang, H. Pan, C. Chang, H. Yu, and F. Chang, "A 600 MSPS 8-bit ADC in 0.18um CMOS" Proc. Symposium on VLSI Circuits Digest of Technical Papers, pp.424-427, 2004
- [79] Seung-Chan Heo, Young-Chan Jang, Sang-Hune Park, Hong-June Park, "An 8-bit 200MS/s CMOS Folding/Interpolating ADC with a Reduced Number of Preamplifiers Using an Averaging Technique," IEEE ASIC/SOC Conference, pp. 80-83, Sept. 2002
- [80] K.Yoon, J. Lee, D. Jeong, and W. Kim, "An 8-Bit 125Ms/s CMOS Folding ADC For Gigabit Ethernet LSI," Symposium on VLSI Circuits, pp. 212 -213, June 2000
- [81] Seung-Chan Heo, Young-Chan Jang, Sang-Hune Park, Hong-June Park, "An 8-bit 200MS/s CMOS Folding/Interpolating Analog-to-Digital Converter" IEICE trans. Electronics, vol. E86-C No. 4, April 2003
- [82] G. Geelen, and E. Paulus, "An 8b 600MS/s 200mW CMOS Folding A/D Converter Using an Amplifier Preset Technique," Proc. IEEE International Solid-State Circuits Conference, pp. 2004

- [83] A. G. W. Venes and R. J. van de Plassche, “An 80- MHz, 8- b CMOS folding A/ D converter with distributed track- and- hold preprocessing,” *IEEE J. Solid- State Circuits*, vol. 31, pp. 1846- 1853, Dec. 1996
- [84] T. Cho and P. Gray, “A 10 b, 20 Msample/s, 35 mW pipeline A/D converter,” *IEEE J. Solid-State Circuits*, vol. 30, pp. 166–172, Mar. 1995
- [85] L. Sumanen, M. Waltari, K. Halonen, “A mismatch insensitive CMOS dynamic comparator for pipeline A/Dconverters” Proc. ICECS, vol. 1, pp. 32 - 35, Dec. 2000
- [86] B. M. Min, P. Kim, F. W. Bowman, D. M. Boisvert and Arlo J. Aude “A 69- mW 10- bit 80- MSample/ s Pipelined CMOS ADC” *IEEE J. Solid- State Circuits*, VOL. 38, NO. 12, DEC 2003
- [87] Fayomi, C.J.B., Roberts, G.W., Sawan, M. (2000). Low Power/Low Voltage High Speed CMOS Differential Track and Latch Comparator With Rail-to-Rail Input. . *2000 IEEE International Symposium on Circuits and Systems. Emerging Technologies for the 21st Century. Proceedings*, v. 5, p. 653-656
- [88] L. Samid, P. Volz, and Y. Manoli, “A dynamic analysis of a latched CMOS comparator Proc. IEEE ISCAS., May 2004, pp. 181–184
- [89] A. Nikoozadeh, Boris Murmann, “ An analysis of latch comparator offset due to load capacitor mismatch” *TCAS II:EXPRESS BRIEFS*, vol. 53, No.12, pp1398-1402, Dec.2006
- [90] M. J. E. Lee, W. J. Dally, and P. Chiang,” Low-power area-efficient high speed I/O circuit techniques” *IEEE J. Solid- State Circuits*, vol. 35, No. 11, pp. Nov.2000
- [91] Jan Craninckx, Geert Van der Plas, “A 65fJ/Conversion-Step 0-to-50MS/s 0-to-0.7mW

9b Charge-Sharing SAR ADC in 90nm Digital CMOS” *Proc. IEEE International Solid-State Circuits Conference*, pp. 2007

- [92] R. W. Gregor, “On the Relationship Between Topography and Transistor Matching in an Analog CMOS Technology” *IEEE Trans. On Electron Devices*, vol. 39 No. 2, Feb. 1992
- [93] National Semiconductor Corporation, Application Note 1205, “Electrical Performance of Packages” August 2001
- [94] AMD Company, Package and Packing Publication, Rev. A, Chapter5: Package Characterization, p. 5-16 March 2003
- [95] Jerry Twomey, “Noise Reduction and Floor Planning for Mixed Signal ASIC's Part 2: Floor Planning the IC for Noise Reduction” *Electronic Design Magazine*, Dec. 2000
- [96] Jerry Twomey, “Analog and Mixed Signal Circuits On Digital CMOS Processes”
- [97] D. K. Su, M. J. Loinaz, S. Masui, and B. A. Wooley, “Experimental Results and Modeling Techniques for Substrate Noise in Mixed-Signal Integrated Circuits”, *IEEE Journal of Solid-State Circuits*, Vol. 28, no. 4, pp. 420-430, April 1993
- [98] Maxim Co. Application Note 2085, “Histogram Testing Determines DNL and INL Errors” May 2003
- [99] Murmann, B.; Boser, B.E. “A 12-bit 75-MS/s pipelined ADC using open-loop residue amplification” *IEEE J. Solid- State Circuits*, vol. 38, No 12, pp. 2040 - 2050, Dec. 2003

- [100] Un-Ku Moon, and Bang-Sup Song “Background digital calibration techniques for pipelined ADCs” IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, Volume: 44, Issue: 2 pp 102-109 Feb 1997
- [101] M. Flynn, C. Donovan, and L. Sattler, “Digital Calibration Incorporating Redundancy of Flash ADCs” IEEE Trans. Circuits and Systems-II, vol. 50, No. 5, pp.205-213, May 2003
- [102] M. H. Liu and Sh. I. Liu, “An 8- bit 10 MS/ s Folding and Interpolating ADC Using the Continuous- Time Auto- Zero Technique” *IEEE J. Solid-State Circuits*, Vol. 36, No.1, Jan. 2001
- [103] Taft R., Menkus Chris A., Tursi Maria Rosaria, Hidri Ols and Pons Valerie. A 1.8-V 1.6-GSample/s 8-b Self-Calibrating Folding ADC With 7.26 ENOB at Nyquist Frequency. *IEEE J. Solid- State Circuits* Dec. 2004; vol. 39, No.12: 2107-2115
- [104] Razavi Behzad. Design of Analog CMOS Integrated Circuits. McGraw-Hill, p. 468, 2001
- [105] Tang A.T.K. and Toumazou C. Self-Calibration for High-Speed High-Resolution D/A Converters. Advanced A-D and D-A Conversion Techniques and their Applications, 6-8 Jul. 1994, Conference Publication No. 393, IEE 1994, pp. 142-147
- [106] Movahedian H. and Sharif Bakhtiar M. A New Offset Cancelation Technique For Folding ADC. Proceedings of International Symposium on circuits and systems, May 2005. P 200 – 203
- [107] Cherubal S. and Chatterjee A. Optimal Linearity Testing of Analog-to-Digital Converters Using a Linear Model. IEEE Trans. on Circuits and Systems-I March 2003; vol. 50, No. 3: 317-327

- [108]R. de Vries and A.J.E.M. Janssen, “Decreasing the Sensitivity of ADC Test Parameters by means of Wobbling”
- [109]B. Dufort and G. W. Roberts, “On-Chip Analog Signal Generation for Mixed-Signal Built-In Self-Test” *IEEE J. Solid-State Circuits*, vol. 34, No. 3, pp. 318-330, March 1999
- [110]J. Moon, S. Jung, S. Hwang, M. Song, “A 6b 100MS/s 0.28mm<sup>2</sup> 5mW 0.18um CMOS F/I ADC with a Novel Folder Reduction Technique” Proc. IEEE International Conference on Electronics, Circuits and Systems, pp. 140 – 143, Dec 2006.
- [111]K. Makigawa, K. Ono, T. Ohkawa, K. Matsuura, M. Segami, “A 7bit 800Msps 120mW Folding and Interpolation ADC Using a Mixed-Averaging Scheme” Symposium on VLSI Circuits, Digest of Technical Papers, pp. 138 – 139, 2006
- [112]Y. Li, and E. Sánchez- Sinencio, “A Wide Input Bandwidth 7- bit 300- MSample/ s Folding and Current- Mode Interpolating ADC” *IEEE J. Solid-State Circuits*, Vol. 38, No.8, pp. 1405-1410, Aug. 2003